Электроника МС 0585 КНМД Техническое описание
|
Данный материал защищён авторскими правами!
Использование материала заявлено как добросовестное, исключительно для образовательных некоммерческих целей. |
Электроника МС 0585 КНМД Техническое описание — перепечатка документа «2.791.026 ТО5 (контроллер НМД, плата 3.858.232). Печатной страницы 13 в этом скане может не быть; если её нет, отметьте это комментарием». Текст распознан со скана; неразборчивые места помечены «[нрзб.]», сомнительные чтения — «[?]».
Документы, прилагаемые к техническому описанию:
- 3.858.232 ЭЗ Контроллер НМД. Схема электрическая принципиальная
- 3.858.232 ПЭЗ Контроллер НМД. Перечень элементов
- 4.854.043 ЭЗ Кабель питания. Схема электрическая принципиальная
- 4.854.045 ЭЗ Кабель связи. Схема электрическая принципиальная
- 4.854.046 ЭЗ Кабель связи. Схема электрическая принципиальная
2.791.026 ТО5. Комплекс вычислительный персональный «Электроника МС0585». Контроллер НМД. Техническое описание
1. Введение
1.1. Настоящее техническое описание (ТО) предназначено для ознакомления с контроллером НМД (в дальнейшем — контроллер).
1.2. При ознакомлении с контроллером необходимо дополнительно руководствоваться следующими документами:
1) Комплекс вычислительный персональный «Электроника МС0585» Техническое описание 2.791.026 ТО;
2) Накопитель на магнитных дисках «Электроника МС5401». Формуляр 3.701.175 ФО;
3) Накопитех на магнитных дисках «Электроника МС5402». Формуляр 3.853.192 ФО;
4) Контроллер НМД. Схема электрическая принципиальная 3.858.232 ЭЗ.
1.3. Перечень сокращенных обозначений, принятых в данном ТО, приведен в табл. 1.
1.4. Сигналы системной магистрали ВК описаны в 2.791.026 ТО.
1.5. Символы H и L, входящие в обозначения сигналов, означают логический уровень сигнала: H — высокий логический уровень, L — низкий логический уровень.
| Краткое обозначение, сокращение | Полное наименование |
|---|---|
| А1, А2 | Адресные сигналы регистра адреса |
| АДО...АД15 | Линии адреса/данных |
| АИ0...АИ8 | Линии адреса микроинструкции |
| АМ | Адресный маркер |
| АПР | Адрес принят |
| БИС | Большая интегральная схема |
| БЗ | Блок записи |
| БОБМ | Блок обмена |
| БОЗУ | Буферное ОЗУ |
| БУС | Блок управления и состояния |
| БЧ | Блок чтения |
| ВВ | Ввод-вывод |
| ВК | Вычислительный комплекс |
| ВОС | Восьмеричный код |
| ВРГЛ0...ВРГЛ2 | Выбор головки |
| ВРН1...ВРН4 | Сигналы выбора накопителя |
| ГТВ | Готовность |
| ГУН | Генератор управляемый напряжением |
| ДЗП | Данные записи |
| ДМ0..ДМ7 | Сигналы внутренней магистрали контроллера |
| ДМЧМ | Данные в МЧМ-коде |
| ДР0 | Нулевая дорожка |
| ДЧТ | Данные чтения |
| Краткое обозначение, сокращение | Полное наименование |
|---|---|
| ЗАОЗУ | Загрузка адреса ОЗУ |
| ЗОА, ЗОБ | Сигналы запроса обмена |
| ЗОЗУ | Сигнал записи данных в ОЗУ |
| ЗП | Запись |
| ЗПБ | Запись байта |
| ЗРЧЗ | Сигнал загрузки регистра управления блоком записи и блоком чтения |
| ИД | Идентификатор |
| ИНД | Индекс |
| ИНС00...ИНС15 | Линии микроинструкции микропроцессора |
| КЦК | Контрольный циклический код |
| МП | Микропроцессор |
| МПЗУ | Микропрограммное ПЗУ |
| МПУ | Микропрограммное управление |
| МЧМ | Модифицированная частотная модуляция |
| НКВН | Накопитель выбран |
| НМД | Накопитель на магнитных дисках |
| НО | Нет ошибки |
| НПР | Направление |
| НУ | Начальная установка |
| ОБР | Обращение |
| ОЗУ | Оперативное запоминающее устройство |
| ОШЗП | Ошибка записи |
| ПЗУ | Постоянное запоминающее устройство |
| ПОВ | Поверхность |
| ПОСЛ | Последовательный |
| ПРД | Передача |
| ПРДАД | Передача адреса/данных |
| ПРДСТВ | Передача старшего байта |
| ПРМ | Прием |
| ПРМАД | Прием адреса/данных |
| РАССЗ | Регистр адреса сектора/служебной зоны |
| РАП | Регистр адреса поверхности |
| РАЦ | Регистр адреса цилиндра |
| РД | Регистр данных |
| РИ | Регистр идентификации |
| РКС2 | Регистр команд/состояния 2 |
| РОЗУ | Сигнал разрешения ОЗУ |
| РО[?]ПК | Регистр ошибок/предкомпенсации |
| РПАД | Разрешение передачи адреса/данных |
| РПК[?] | Разрешение предкомпенсации |
| РСНУ | Регистр состояния/начальной установки |
| СЕК | Сектор |
| СВД | Синхросигнал выделения данных |
| СИЧТАД | Синхроимпульс чтения адреса/данных |
| СР1, СР2 | Сигналы рассогласования фазового дискриминатора |
| СТ | Сигнал детектора адресного маркера |
| ТИ | Тактовые импульсы |
| ТТЛ | Транзисторно-транзисторная логика |
| УТЗП | Уменьшение тока записи |
| УСТЗВ | Установка завершена |
| ФАПЧ | Фазовая автоподстройка частоты |
| ФЗ | Фазирование завершено |
| Ф[?]Б | Сигнал готовности преобразователей кода |
| Ф[?]СУФ | Сигнал заполнения или полного считывания буфера |
| ЦИЛ | Цилиндр |
| ЦП | Центральный процессор |
| ЧРАС | Чтение регистра адреса и состояния |
| ЧТД | Чтение данных |
| ЧТРСД | Чтение регистра состояния диска |
| ЧТСТБ | Чтение старшего байта |
| ШЕСТ | Шестнадцатеричный код |
| ЭСЛ | Эмиттерно-связанная логика |
2. Назначение
2.1. Контроллер предназначен для управления накопителем на магнитных дисках типа «Электроника МС5401», «Электроника МС5402» в составе комплекса вычислительного персонального «Электроника МС0585» 0.305.111 ТУ.
3. Основные технические данные
3.1. Габаритные размеры:
1) длина — 300 мм;
2) ширина — 130 мм;
3) высота — 15 мм.
3.2. Масса контроллера не более 0,3 кг.
3.3. Питание контроллера осуществляется от источников постоянного тока +5В; +12В; −12В.
3.4. Контроллер сохраняет работоспособность при отклонении питающих напряжений на +− 5 % от номинального значения.
3.5. Токи потребления составляют:
1) по цепи +5 В — не более 3,5 А;
2) по цепи +12 В — не более 0,1 А;
3) по цепи −12 В — не более 0,2 А.
3.6. Число адресуемых регистров — 8.
3.7. Число подключаемых НМД — 1.
3.8. Обмен с магистралью ВК осуществляется шестнадцатиразрядными словами.
3.9. Имеется буферное ОЗУ емкостью 512 байтов (256 слов).
3.10. Метод записи информации на НМД — модифицированная частотная модуляция (МЧМ).
3.11. Скорость обмена с НМД — 5 Мбит/с.
4. Устройство и работа контроллера
4.1. Принцип работы контроллера
В основу работы контроллера положен принцип микропрограммного управления.
Все внутренние логические и арифметические операции выполняет однокристальный восьмиразрядный микропроцессор КМ1818ВМ01. Микропрограмма, обеспечивающая функционирование контроллера, записана в постоянном запоминающем устройстве.
ЦП рассматривает контроллер как набор регистров ввода/вывода, доступ к которым осуществляется через магистраль ВК. ЦП записывает в эти регистры команды и данные и считывает из них данные и информацию о состоянии контроллера и об ошибочных ситуациях.
После начальной внутренней диагностики и проверки сигналов состояния НМД контроллер выходит в режим ожидания команды от ЦП. После получения команды работа контроллера подчинена алгоритму выполнения данной команды. В соответствии с алгоритмом вырабатываются внутренние сигналы управления, производится пересылка и преобразование данных, тестирование состояния НМД, выдача сигналов управления в НМД. По завершении операции устанавливаются сигналы запроса обмена с магистралью ВК и соответствующие разряды в регистрах состояния, а при возникновении ошибочных ситуаций и в регистре ошибок.
4.2. Структурная схема контроллера
Схема контроллера состоит из пяти функциональных узлов:
1) блок управления обменом с магистралью ВК;
2) блок микропрограммного управления;
3) блок управления и состояния НМД;
4) блок записи данных;
5) блок чтения данных.
Обмен данными внутри контроллера осуществляется по внутренней восьмиразрядной магистрали.
Структурная схема контроллера показана на рис. 1.
4.3. Основные функции контроллера
1) частичная самодиагностика;
2) управление обменом с магистралью ВК;
3) формирование сигналов управления НМД и контроль состояния НМД;
4) кодирование данных методом модифицированной частотной модуляции и запись информации на диск с возможностью предкомпенсации;
5) считывание информации с диска и выделение данных из МЧМ-сигнала;
4.4. Регистры ввода-вывода
Обмен между ЦП и контроллером осуществляется через программно-доступные регистры ввода/вывода, для адресации к которым выделена область с адресами 174000-174177. Имеется восемь регистров, наименования и обозначения которых приведены в табл. 2.
| № п/п | Наименование | Обозначение | Адрес |
|---|---|---|---|
| 1 | Регистр идентификации | РИ | 174000 |
| 2 | Регистр ошибок/предкомпенсации | РОШПК | 174004 |
| 3 | Регистр адреса сектора/служебной зоны | РАССЗ | 174006 |
| 4 | Регистр данных | РД | 174010 |
| 5 | Регистр адреса цилиндра | РАЦ | 174012 |
| 6 | Регистр адреса поверхности | РАП | 174014 |
| 7 | Регистр команд/состояния 2 | РКС2 | 174016 |
| 8 | Регистр состояния/начальной установки | РСНУ | 174020 |
Примечание. Адреса регистров в табл. 2 и далее по тексту приведены в восьмеричном коде.
4.4.1. Регистр идентификации (РИ), адрес 174000.
Регистр предназначен только для считывания информации. Из регистра постоянно считывается код 401 (вос.), служащий для идентификации контроллера. При обращении к регистру происходит сброс сигнала «М ЗОБ L» и очистка разряда «Запрос данных 1» в РСНУ.
4.4.2. Регистр ошибок/предкомпенсации (РОШПК), адрес 174004.
Старший байт регистра только считывается, младший байт только записывается. Старший байт содержит информацию об ошибочных ситуациях в контроллере и НМД. Эта информация действительна только тогда, когда установлен разряд «Ошибка» в РКС2.
Назначение разрядов старшего байта приведено в табл. 3.
| Разряд | Обозначение | Назначение |
|---|---|---|
| 08 | Ошибка поиска маркера данных | Устанавливается при выполнении операции «Чтение сектора», если маркер начала поля данных не обнаружен после безошибочного считывания
считанный с контроллера, не совпал с вычисленным контроллером. |
| 15 | Не используется |
Очистка разрядов старшего байта производится по начальной установке и при инициализации любой новой операции.
Содержание младшего байта регистра определяет адрес цилиндра, с которого начинается предкомпенсация записи и выдается в НМД сигнал «Уменьшение тока записи».
По начальной установке и при завершении любой операции устанавливается режим, при котором предкомпенсация начинается со 128 цилиндра. Для изменения начала предкомпенсации в регистр надо занести код, определяемый по следующей формуле:
N = A/4 ,
где N — код, заносимый в регистр;
A — адрес цилиндра, с которого начинается предкомпенсация записи.
4.4.3. Регистр адреса сектора/служебной зоны (РАССЗ), адрес 174006.
Регистр предназначен для ввода/вывода информации. Разряды 0-4 младшего байта определяют адрес сектора для текущей операции. Разряды 5-7 не используются. Старший байт содержит информацию, записываемую в первый байт служебной зоны формата НМД или считанную из этого байта (см. п.п. 4.5.4). Эта информация определяется пользователем.
При обращении к РАССЗ производится установка начального адреса БОЗУ, сброс сигнала «М ЗОА L» и очистка разряда «Операция завершена» в РСНУ.
4.4.4. Регистр данных (РД), адрес 174010.
При помощи этого регистра осуществляется обмен данными между центральным процессором и контроллером.
При обращении к РД сбрасывается сигнал «М ЗОБ L» и разряд «Запрос данных 1» РСНУ. После того, как следующее слово готово для обмена, сигнал «М ЗОБ L» и разряд «Запрос данных 1» РСНУ устанавливаются вновь. Это повторяется до полного заполнения или считывания буферного ОЗУ контроллера, после чего обнуляется разряд «Запрос данных 2» в РКС2.
4.4.5. Регистр адреса цилиндра (РАЦ), адрес 174012.
Предназначен для записи и считывания информации. Адрес цилиндра содержится в разрядах 0-9. Разряды 10-15 не используются.
4.4.6. Регистр адреса поверхности (РАП), адрес 174014.
Информация в регистр записывается и считывается. Разряды 0-2 содержат адрес поверхности. Разряды 3-15 не используются.
4.4.7. Регистр команд/состояния 2 (РКС2), адрес 174016.
Младший байт только записывается, старший байт только считывается. Младший байт содержит код текущей команды. Коды команд приведены в табл. 4.
| Код | Операция |
|---|---|
| 020 | Позиционирование на нулевую дорожку |
| 040 | Чтение сектора |
| 060 | Запись сектора |
| 120 | Форматирование дорожки |
Старший байт отражает состояние контроллера и НМД после выполнения команды. Значения разрядов старшего байта приведены в табл. 5.
| Разряд | Обозначение | Назначение |
|---|---|---|
| 8 | Ошибка | Если установлен этот разряд, РОШПК содержит действительную информацию об ошибочной ситуации. |
| 9-10 | Не используются | |
| 11 | Запрос данных 2 | Устанавливается когда буфер данных контроллера готов к обмену данными. Остается в установленном состоянии до полной записи или полного считывания буфера. |
| 12 | Установка завершена | Этот разряд информирует о состоянии сигнала НМД «Установка завершена». Когда он установлен, НМД готов для записи и чтения. |
| 13 | Ошибка записи | Этот разряд информирует об ошибке в НМД. Когда он установлен, запись и позиционирование запрещены. Контроллер этот сигнал не обнуляет. |
| 14 | Накопитель готов | Когда установлен этот разряд и разряд «Установка завершена», НМД готов для позиционирования, записи и чтения. |
| 15 | Не используется |
При обращении к РКС2 происходит сброс сигнала «М ЗОА L» и разряда «Операция завершена» в РСНУ.
4.4.8. Регистр состояния/начальной установки (РСНУ), адрес 174020.
Предназначен для записи и считывания информации. Назначение разрядов приведено в табл. 6.
| Разряд | Обозначение | Назначение |
|---|---|---|
| 00 | Операция завершена | Устанавливается вместе с сигналом «М ЗОА L» по окончании выполнения команды. Обнуляется при обращении к РАССЗ и РКС2. |
| 01-02 | Не используются | |
| 03 | Начальная установка | При записи «1» в этот разряд производится начальная установка контроллера. |
| 04-06 | Не используются | |
| 07 | Запрос данных 1 | Устанавливается вместе с сигналом |
| Разряд | Обозначение | Назначение |
|---|---|---|
| 07 (продолжение) | Запрос данных 1 | «М ЗОБ L» и означает, что контроллер готов к обмену данными. Обнуляется при обращении к РИ и РД. Когда следующее слово данных готово для обмена, устанавливается вновь. Это повторяется до полной записи или полного считывания буфера. |
| 08 | Тип накопителя | Содержимое этого разряда определяется сигналом НМД «ВРН4 L». В зависимости от типа НМД контроллер выбирает режим позиционирования. Если этот разряд установлен, позиционирование осуществляется в режиме «Медленный поиск», а если не установлен — в режиме «Быстрый поиск». |
| 09-14 | Не используются | |
| 15 | Занят | Если этот разряд установлен, то это означает, что контроллер занят выполнением операции. Доступ к другим регистрам в это время невозможен. |
Структурная схема контроллера
/--! +--------+ /--!
/ М ! ! ! / !
! ! ! !/---------\ ! М ! +------+
! А ! /-----------\ ! ! ! СИГНАЛЫ \ ! А ! ! !
! Г !/МАГИСТРАЛЬНЫЕ\! БЛОК !УПРАВЛЕНИЯ / ! Г ! !БЛОК !---------\
! ! СИГНАЛЫ ! !\---------/ ! И ! !МИКРО-!КОМАНДЫ \
! И !\ УПРАВЛЕНИЯ /!ОБМЕНА С! ! С !/--\!ПРО- !ВНУТРЕН- \
! ! \-----------/ ! ! Т ! 8 !ГРАМ- !НЕГО УП- /
! С ! !МАГИС- ! ! Р !\--/!НОГО !РАВЛЕНИЯ /
! ! ! !-----------\ ! А ! !УПРАВ-!---------/
! Т !/-------------\!ТРАЛЬЮ ! 8 \ ! Л ! !ЛЕНИЯ !
! ! МАЛ (00-15) ! !------------/ ! Ь ! ! !
! Р !\-------------/! В К ! ! ! +------+
! ! ! ! ! К ! +------+
! А ! ! ! ! О ! ! ! /--------\
! ! +--------+ ! Н ! ! ! ! КОМАНДЫ \
! Л ! ! Т ! ! БЛОК !УПРАВЛЕНИЯ
! ! ! Р !/--\!УПРАВ-! Н М Д /
! Ь ! +----------+ ! О ! 8 !ЛЕНИЯ И!---------/
! ! ! ! ! Л !\--/!СОСТОЯ-! /---------
! В ! ДАННЫЕ ! БЛОК !/-----\ ! Л ! !НИЯ НМД!/ СИГНАЛЫ
! ! ОТ ----->! ! 8 \ ! Е ! ! ! СОСТОЯНИЯ
! К ! Н М Д ----->! ЧТЕНИЯ !\-----/ ! Р ! ! !\ Н М Д
! ! ! ! ! А ! ! ! \---------
! ! ! ДАННЫХ ! ! ! +------+
! ! +----------+ ! ! +------+
! ! ! ! ! !
\ ! ! !/--\! БЛОК !---> ДАННЫЕ
\ ! ! ! 8 !ЗАПИСИ ! К
\! ! !\--/!ДАННЫХ !---> Н М Д
\ ! ! !
\ ! +------+
\!
Рис. 1. Структурная схема контроллера
4.5. Команды и операции контроллера
4.5.1. Позиционирование на нулевую дорожку
По этой команде производится позиционирование головок НМД на нулевую дорожку. Восьмеричный код команды-20. Команда выполняется, если сигналы НМД "Готов" и "Установка завершена" установлены, а сигнал "Ошибка записи" сброшен.
При получении команды "Позиционирование на нулевую дорожку" контроллер устанавливает разряд "Занят" в РСНУ и проверяет состояние сигнала НМД "Нулевая дорожка". Если сигнал "Нулевая дорожка" установлен, выполнение операции прекращается, разряд "Занят" сбрасывается, устанавливается сигнал "М ЗОА L" и разряд "Операция завершена" в РСНУ. Если сигнал "Нулевая дорожка" не установлен, контроллер выдает в НМД сигнал "Шаг". Сигнал "Шаг" вырабатывается до тех пор, пока не установится сигнал "Нулевая дорожка". Если сигнал "Нулевая дорожка" не установится после 1100 сигналов "Шаг", выполнение команды прекращается, устанавливается сигнал "М ЗОА L" и разряды: "Операция завершена" в РСНУ, "Ошибка" в РКС2, "Ошибка позиционирования на нулевую дорожку" в РОШК.
При выполнении операции "Позиционирование на нулевую дорожку" позиционирование осуществляется только в режиме "Медленный поиск", независимо от типа НМД.
4.5.2. Чтение сектора
Восьмеричный код команды-40. По этой команде контроллер считывает данные с одного сектора (512 байтов) в буферное ОЗУ. При получении команды "Чтение сектора" устанавливается разряд "Занят" в РСНУ и производится позиционирование на заданный цилиндр. Все идентификаторы считываются и сравниваются с заданными адресами цилиндра, поверхности и сектора. При совпадении проверяется КЦК поля идентификатора и если он правильный, контроллер ожидает маркер данных. При получении маркера, данные считываются в БОЗУ контроллера, проверяется КЦК поля данных и если он правильный, очищается разряд "Занят" в РСНУ, устанавливается "М ЗОБ L", и разряды: "Запрос данных 1" в РСНУ и "Запрос данных 2" в РКС2. Если считанный КЦК не совпадает с вычисленным контроллером, устанавливаются разряды "Ошибка" в РКС2 и "Ошибка КЦК данных" в РОШК.
Если прерывание разрешено, установка сигнала "М ЗОБ L" прерывает работу центрального процессора. Центральный процессор проверяет состояние разряда "Ошибка" в РКС2 или считывает данные из БОЗУ контроллера через регистр данных. Обращение к РД сбрасывает сигнал "М ЗОБ L" и разряд "Запрос данных 1" в РСНУ. После того, как следующее слово готово для считывания, сигнал "М ЗОБ L" и разряд "Запрос данных 1" устанавливаются вновь. Это повторяется до полного считывания буфера, затем сбрасывается разряд "Запрос данных 2" в РКС2, устанавливается сигнал "М ЗОА L" и разряд "Операция завершена" в РСНУ.
Выполнение команды "Чтение сектора" прекращается в следующих случаях:
1) Заданный сектор не обнаружен за два оборота диска. Устанавливается разряд "Ошибка" в РКС2 и разряд "Ошибка поиска адреса" в РОШК.
2) КЦК поля идентификатора, считанный с диска не совпадает с вычисленным контроллером. Устанавливается разряд "Ошибка" в РКС2 и разряд "Ошибка КЦК адреса" в РОШК.
3) Маркер данных не обнаружен за 16 байтов после КЦК поля идентификатора за два оборота диска. Устанавливаются разряды "Ошибка" в РКС2 и "Ошибка поиска маркера данных" в РОШК.
4.5.3. Запись сектора
Восьмеричный код команды-60. По этой команде производится запись данных из БОЗУ контроллера на заданный сектор НМД.
При получении команды "Запись сектора" контроллер устанавливает сигнал "М ЗОБ L", разряды "Запрос данных 1" в РСНУ и "Запрос данных 2" в РКС2. Центральный процессор записывает данные в БОЗУ через регистр данных. При обращении к РД сбрасывается сигнал "М ЗОБ L" и разряд "Запрос данных 1" в РСНУ. Когда контроллер готов принять следующее слово, сигнал "М ЗОБ L" и разряд "Запрос данных 1" устанавливаются вновь. Это повторяется до заполнения буфера. После этого контроллер устанавливает разряд "Занят" в РСНУ и производит позиционирование головок на заданный цилиндр. Идентификаторы секторов считываются и сравниваются с заданными. При совпадении идентификатора и КЦК поля идентификатора контроллер выдает в НМД сигнал "Запись" и производит запись данных из буфера на диск. По окончании записи сбрасываются разряды "Занят" в РСНУ и "Запрос данных 2" в РКС2, устанавливается сигнал "М ЗОА L" и разряд "Операция завершена" в РСНУ.
Если во время поиска заданного сектора возникает ошибка поиска адреса или ошибка КЦК адреса, выполнение команды прекращается, разряд "Занят" в РСНУ очищается, устанавливается разряд "Ошибка" в РКС2 и разряд "Ошибка адреса" или "Ошибка КЦК адреса" в РОШК.
4.5.4. Форматирование
Восьмеричный код-120. Команда форматирования позволяет форматировать дорожку накопителя.
ЦП загружает регистры адреса цилиндра и адреса поверхности и заносит код команды "Форматирование" в РКС2. Контроллер устанавливает сигнал "М ЗОБ L" и разряды "Запрос данных 1" в РСНУ и "Запрос данных 2" в РКС2. ЦП заполняет буфер контроллера, причем первые шестнадцать слов содержат адреса секторов в порядке их чередования. Порядок чередования секторов
может быть любым, например: 0, 7, 14, 5, 12, 3, 10, 1, 8, 15, 6, 13, 4, 11, 2, 9. После того, как буфер заполнен, контроллер производит позиционирование на нужный цилиндр и ожидает сигнала "Индекс" от НМД. При получении сигнала, контроллер производит запись формата на всю дорожку, сбрасывает разряды "Занят" в РСНУ и "Запрос данных 2" в РКС2, устанавливает сигнал "М ЗОА L" и разряд "Операция завершена" в РСНУ.
Формат дорожки показан на рис. 2. Начало дорожки определяется индексным импульсом. Дорожка содержит шестнадцать секторов. Формат каждого сектора содержит поле идентификатора, поле данных, синхрозоны и пробелы.
В начале дорожки расположена синхрозона, содержащая 13 байтов нулей. Синхрозона служит для фазирования и синхронизации строба выделения данных.
Поле идентификатора содержит адресный маркер, адрес цилиндра, адрес поверхности, адрес сектора и два байта контрольно-циклического кода.
Байт A1 (шест.), входящий в адресный маркер, записывается с нарушением правила кодирования методом МЧМ путем пропуска одного бита синхросигнала. Это делает его отличным от любого другого байта A1 (шест.), встречающегося на дорожке.
В адресный маркер идентификатора входит также байт FE (шест.), если номер цилиндра меньше 256, или байт FF (шест.), если номер цилиндра больше или равен 256.
Между полем идентификатора и полем данных находится пробел 1, включающий два байта нулей и синхрозону.
Поле данных включает адресный маркер данных, содержащий байты A1, (шест.) и 80 (шест.), 512 байтов данных, служебную зону (16 байтов) и два байта КЦК.
Пробел 2 служит для исключения наложения двух соседних секторов в том случае, если форматирование диска проводилось при оборотах выше номинальных, а запись данных производится при оборотах ниже номинальных.
Пробел 3 служит "демпфером" отклонения скорости вращения диска для всей дорожки. Количество байтов в нем зависит от скорости вращения диска.
4.5.5. Начальная установка
При активизации ЦП сигналов "М АСП L" или "М УСТ L" (в частности при включении питания), а также при занесении "1" в третий разряд РСНУ производится начальная установка контроллера.
Контроллер устанавливает разряд "Занят" в РСНУ, производит сброс сигналов управления НМД, очистку регистров ввода/вывода и запускает начальный автотест. Если автотест обнаружил неисправность, устанавливаются разряды "Ошибка" в РКС2, "Неисправность" в РОШК, сигнал "М ЗОА L" и очищается разряд "Занят" в РСНУ. Если неисправность не обнаружена, контроллер проверяет сигналы НМД "Готов" и "Установка завершена", и если они присутствуют, производит позиционирование на нулевую дорожку (см. п. 4.5.1) и завершает операцию начальной установки.
4.6. Работа функциональных узлов контроллера
4.6.1. Блок обмена с магистралью ЭВМ (БОБМ)
Блок обмена с магистралью ЭВМ (БОБМ) обеспечивает доступ ЦП к регистрам контроллера и состоит из следующих узлов:
1) схема управления;
2) магистральные приемо-передатчики;
3) магистральный буфер данных;
4) буфер состояния;
5) регистр адреса.
Рисунок напечатан на странице повёрнутым на 90 градусов. Надписи рисунка:
- Формат дорожки НМД; Индекс; 16 секторов*609 байтов; Разрешение записи
- Поле идентификатора: синхр. зона 13*00; A1, FF/FE; цилиндр; поверхность; сектор; КЦК 2*00; адресный маркер идентификатора (ам. ид.)
- Пробел 1: синхр. зона 13*00
- Поле данных: A1, 80 (ам. дн.); данные 512*XX; сл. зона 16*XX; КЦК
- Пробел 2: 2*00:40*55
- Пробел 3: 672*55 номинал
- Примечание: значения констант даны в шестнадцатеричном коде
СТРУКТУРНАЯ СХЕМА БЛОКА ОБМЕНА С МАГИСТРАЛЬЮ ЭВМ
+-----------+ +-----------+
! ! ! !/-------------\
! МАГИС- ! ! МАГИС- ! АМ0-АМ7
/-----------\ ! ТРАЛЬНЫЕ !/------------------\! ТРАЛЬНЫЙ !\-------------/
МАД (00-15) ! ПРИЕМО- ! АД00-АД16 ! БУФЕР ! ЧТЕНИЕ
\-----------/ ! ПЕРЕДАТ- !\------------------/! ДАННЫХ !(--------
ПРМ./ПРД. ! ЧИКИ ! ! ! ЗАПИСЬ
------------) ! ! ! !(--------
+-----------+ +-----------+
+----------+ +----------+
---------\! ! ! !-----------\
СИГНАЛЫ ! БУФЕР !--+ +---\! РЕГИСТР ! АДРЕС
СОСТОЯНИЯ! !------+ +-------/! АДРЕСА ! РЕГИСТРА
---------/!СОСТОЯНИЯ ! ЗАПИСЬ )! !-----------/
ЧТЕНИЕ ! ! --------
---------)! !
+----------+ +------------------+
! !
/-----------\! СХЕМА ! /-----------\
/ МАГИСТРАЛЬНЫЕ! !/ СИГНАЛЫ \
\ СИГНАЛЫ ! УПРАВЛЕНИЯ !\ УПРАВЛЕНИЯ /
\ УПРАВЛЕНИЯ ! ! \-----------/
\-----------/! !
+-----------------+
Рис. 3. Структурная схема блока обмена с магистралью ЭВМ Структурная схема блока обмена приведена на рис. 3.
Схема управления принимает и декодирует магистральные управляющие сигналы, вырабатывает магистральные сигналы "М ОТВ L", "М ЗОА L", "М ЗОБ L" и сигналы управления магистральными приемо-передатчиками, магистральным буфером данных, регистром адреса, буфером состояния и другими узлами схемы.
При обращении к контроллеру сигнал магистрали "М ПМВ L"[?] переходит в активное состояние. Если магистральный сигнал "М АСП L" находится в неактивном состоянии, с выхода 3 микросхемы D40 подается сигнал разрешения на приемник магистральных сигналов управления D6.1, разрешая тем самым прохождение магистральных сигналов.
По сигналам "М АЦВ L"[?] и "М АЧТ L"[?] вырабатываются сигналы управления магистральными приемо-передатчиками: "ПРМАД L"[?] и "ПРДАД L"[?].
По переднему фронту сигнала "М ОБМ L"[?] информация, поступающая в адресной части по линии "АД04"[?], заносится в триггер D46.2. При обращении к регистрам с адресами 174000-174016 в триггер заносится "1". По сигналам с выходов триггера и управляющим сигналам магистрали формируется сигнал "АПР Н"[?], поступающий на регистр адреса, и сигнал "ОБР Н"[?], поступающий в блок микропрограммного управления и сигнализирующий о том, что произошло обращение к одному из регистров. Сигнал "ОБР Н" выдается только в том случае, если контроллер завершил операцию и блок микропрограммного управления снял сигнал "Занят L", поступающий на вход 13 микросхемы D55. С выходов микросхем D54.3 и D1.3 снимаются сигналы управления магистральным буфером данных "РПАД L"[?] и "СИЧТАД Н"[?].
При обращении к РСНУ (адрес 174020) в триггер D46.2 по линии "АД04"[?] заносится "0". При чтении РСНУ с выхода микросхемы D55.3 снимается сигнал разрешения буфера сигналов состояния D12.2. При установке разряда "Начальная установка" РСНУ вентилями D55.2, D54.4, D31.2 формируется сигнал "НУ L", производящий начальную установку контроллера.
Сигнал "НУ L" вырабатывается также при активизации магистральных сигналов "М АСП L" или "М УСТ L".
Триггер D46.1 и микросхема D45 формируют магистральный сигнал "М ОТВ L". При обращении к регистрам с адресами 174000-174016 сигнал "М ОТВ L" вырабатывается по сигналам "ЧТСТБ L" или "ПРАСТБ L", формируемым блоком МПУ. При обращении к РСНУ сигнал "М ОТВ L" формируется по сигналам с выходов 6,8 микросхемы D55.
Во время выполнения операции доступ разрешен только к РСНУ, попытка обращения к другому регистру контроллера вызывает прерывание по ошибке обращения к каналу с адресом вектора 4.
Схема формирования сигналов запроса D34.2 вырабатывает сигналы запроса "ЗОА L" и "ЗОБ L" по сигналам с блока МПУ, поступающим на входы 7,8. Сброс сигналов запроса производится сигналами "А1 Н" и "А2 Н", поступающими с регистра адреса при активном сигнале "ОБР Н". Начальная установка схемы производится сигналом "НУ L".
Магистральные приемо-передатчики D2,D7 (КМ559ИП14) обеспечивают обмен данными контроллера с магистралью ВК по шинам "М AD00 L"..."М AD15 L".
Магистральный буфер данных (D3,D4,D8,D9) используется для обмена данными между шестнадцатиразрядной шиной адресов/данных магистрали ВК и восьмиразрядной магистралью контроллера.
Буфер сигналов состояния контроллера D12.2 предназначен для передачи сигналов состояния на магистральные приемо-передатчики при чтении РСНУ.
Регистр адреса D18 загружается адресными разрядами, определяющими адрес регистра ввода/вывода. Принятый адрес используется блоком МПУ.
4.6.2. Блок микропрограммного управления (блок МПУ)
Блок микропрограммного управления (блок МПУ) состоит из:
1) микропроцессора;
2) микропрограммного ПЗУ;
3) схемы управления обменом по внутренней магистрали;
4) ОЗУ;
5) буфера адреса и сигнала состояния;
6) регистра управления БЗ и БЧ.
Структурная схема блока МПУ приведена на рис. 4.
Однокристальный восьмиразрядный микропроцессор D10 выполняет все внутренние арифметические и логические операции, операции пересылки данных и констант, а также операции ветвления и тестирования.
Управление микропроцессором производится шестнадцатиразрядными микроинструкциями, поступающими с МПЗУ по линиям "ИНС00"..."ИНС15". Адрес микроинструкции выдается в МПЗУ по адресным шинам "АИ0"..."АИ8". Обмен микропроцессора с магистралью контроллера осуществляется через восьмиразрядный двунаправленный порт ввода/вывода. Микропроцессор формирует сигнал управления "ВВ L", поступающий на схему управления обменом по внутренней магистрали и тактовые импульсы "ТИ Н", следующие с периодом 250 нс и синхронизирующие работу всей схемы. К выводам 10,11 микропроцессора подключается кварцевый резонатор с частотой 8 МГц, определяющий микрокомандный цикл микропроцессора. Сигналом "НУ L" производится начальная установка микропроцессора.
Микропрограммное ПЗУ емкостью 512*24 бит предназначено для хранения микропрограммы, определяющей алгоритм работы контроллера. МПЗУ (D5,D11,D17) выполнено на БИС типа 1656РЕ3, программируемых масочным методом. С микропроцессора на МПЗУ поступает адрес микроинструкции по адресным шинам "АИ0"..."АИ8".
Длина микроинструкции составляет 24 разряда. Шестнадцать разрядов
Надписи рисунка:
- Структурная схема блока микропрограммного управления
- Магистраль контроллера (вертикальная шина)
- АИ0-АИ7 (вход МП), НУ; МП; ИНС 16, ИНС 9 (шины); МПЗУ; D 8 (шина); ТИ
- Схема управления обменом по внутренней магистрали; сигналы управления обменом
- ОЗУ; чтение; запись; ФЛБУФ[?]
- АИ0-АИ7 (вход ОЗУ)
- Регистр управления БЗ и БЧ; АИ0-АИ5; сигналы управления
- Буфер адреса и сигналов управления; АИ0-АИ7; адрес регистра и сигналы состояния
"ИНС0"..."ИНС15" поступают на микропроцессор, а восемь разрядов "ИНС16"..."ИНС23" - на схему управления по внутренней магистрали контроллера.
Схема управления обменом по внутренней магистрали вырабатывает сигналы управления, поступающие на все узлы контроллера, подключенные к внутренней магистрали и включает в себя регистр микрокоманды (D16,D22) и дешифратор команд управления (D21,D23).
ОЗУ контроллера выполняет двойную функцию: первая половина ОЗУ используется в качестве буфера данных, вторая половина используется как дополнительные регистры микропроцессора. ОЗУ состоит из собственно ОЗУ емкостью 1024*8 бит, выполненного на ЗУ статического типа КМ132РУ9А (D19,D20), и регистра адреса ОЗУ D14, D15, D35. Считывание информации из ОЗУ и запись в ОЗУ производится по сигналам "РОЗУ L" и "ЗОЗУ L", вырабатываемым блоком МПУ. При каждом обращении к ОЗУ сигналом "РОЗУ L" производится уменьшение адреса ОЗУ. Загрузка регистра адреса ОЗУ производится сигналами "ЗАОЗУ L" и "ЗРЧЗ L"[?]. При заполнении буфера данных или при полном считывании буфера активизируется сигнал "ФЛБУФ L"[?], поступающий в буфер адреса и сигналов состояния.
Буфер адреса и сигналов состояния D13 предназначен для хранения адреса регистра ввода/вывода и сигналов состояния схемы контроллера. По сигналу "ЧРАС L" информация из буфера передается в магистраль контроллера.
Регистр управления блоком записи и блоком чтения (БЗ и БЧ) D27 загружается микропроцессором командами, управляющими работой БЗ и БЧ (разрешение детектирования АМ, запись данных/КЦК, разрешение записи АМ, выбор преобразователя). Здесь же устанавливается разряд "Занят", означающий, что контроллер занят выполнением операции.
4.7. Блок управления и состояния НМД (БУС)
Блок управления и состояния НМД (БУС) обеспечивает связь
контроллера с НМД и состоит из регистра состояния НМД и регистра сигналов управления НМД. Структурная схема БУС показана на рис. 5.
Сигналы состояния НМД по переднему фронту сигнала "ТИ Н" заносится в регистр состояния НМД D36. По сигналу "ЧТРСД L"[?] информация из регистра поступает в магистраль контроллера для обработки блоком МПУ.
Сигналы управления НМД загружаются микропроцессором в регистр сигналов управления, выполненный на микросхемах D41,D42 и через формирователь D50,D51 поступают на НМД.
Триггер D49.2 служит для блокировки сигнала "Запись", выдаваемого в НМД.
4.8. Блок записи (БЗ)
Блок записи (БЗ) предназначен для преобразования данных и записи на диск.
Блок записи состоит из:
1) схемы синхронизации;
2) преобразователя параллельного кода в последовательный;
3) генератора КЦК;
4) МЧМ-генератора;
5) схемы прекомпенсации.
Структурная схема БЗ приведена на рис. 6.
Схема синхронизации вырабатывает импульсы частотой 10 МГц и 5 МГц, синхронизирующие работу преобразователя параллельного кода в последовательный, генератора КЦК и МЧМ-генератора. Схема содержит генератор G1 частотой 20 МГц и делитель частоты, собранный на микросхеме D43.
Преобразователь параллельного кода в последовательный D26 (КМ1818ВВ5) осуществляет преобразование восьмиразрядного параллельного кода данных в последовательные данные с интервалом, отведенным под один бит информации, равным 200 нс. Загрузка параллельных данных из магистрали контроллера в преобразователь производится сигналом "ЗПБ Н", вырабатываемым блоком МПУ. Данные в последовательном коде с выхода 15 поступают на генератор КЦК. При завершении преобразования байта данных устанавливается сигнал готовности "ФЛБ Н", сигнализирующий о готовности преобразователя для загрузки следующего байта данных. Сброс сигнала "ФЛБ Н" производится сигналом загрузки "ЗПБ Н".
СТРУКТУРНАЯ СХЕМА БЛОКА УПРАВЛЕНИЯ
И СОСТОЯНИЯ НМД
/\
/ \
! М !
+-----------+ ! А ! +-----------+
---------\! ! ! Г ! ! РЕГИСТР !
СИГНАЛЫ !РЕГИСТР !/---------\! ! И !/---------\! СИГНАЛОВ !/-----------\
СОСТОЯНИЯ! СОСТОЯНИЯ АМ0-АМ7 ! ! С ! АМ0-АМ7 ! УПРАВЛЕНИЯ ! СИГНАЛЫ
НМД ! НМД !\---------/! ! Т !\---------/! НМД ! УПРАВЛЕНИЯ
---------/! ! ! ! Р ! ЗАПИСЬ ! !\ НМД
ЧТЕНИЕ ! ! ! ! А ! +-----------+ \-----------/
---------)! ! ! ! Л !
+-----------+ ! ! Ь !
! ! К !
! ! О !
! ! Н !
! ! Т !
! ! Р !
! ! О !
! ! Л !
! ! Л !
! ! Е !
! ! Р !
! ! А !
\ /
\ /
Рис. 5. Структурная схема блока управления и состояния НМД
СТРУКТУРНАЯ СХЕМА БЛОКА ЗАПИСИ
+--------------------+ СОСТОЯНИЕ
---------\! ! ПРЕОБРАЗОВАТЕЛЬ !-----------) +----------------+
АМ0-АМ7 ! ! ПАРАЛЛЕЛЬНОГО ! ! ! РАЗРЕШЕНИЕ
---------/! ! КОДА В !-----------)! ! ГЕНЕРАТОР ! ДАННЫХ/КЦК
ЗАПИСЬ ! ! ПОСЛЕДОВАТЕЛЬНЫЙ !(----*----)! ! КЦК !(-----------
---------)! +--------------------+ +----------------+
+--------------+ +----------------+ МЧМ +-------------+
! СХЕМА ! ! !-------)! ! ДАННЫЕ
! СИНХРО- ! ! МЧМ !НОМИНАЛ )! СХЕМА ! К НМД
! НИЗАЦИИ !-*-------)! ! !-------)! ПРЕДКОМ- !---------)
+--------------+ ! ГЕНЕРАТОР !РАНЬШЕ )! ПЕНСАЦИИ !
ПРЕДКОМПЕНСАЦИЯ ------)! ! !-------)! !---------)
ЗАПИСЬ АМ -----------)! ! !ПОЗЖЕ )! !
+----------------+-------)!+------------+
Рис. 6. Структурная схема блока записи
Генератор КЦК D32 (КМ1818ВГ4)[?] добавляет к массиву записываемых данных два байта КЦК. Для этого микропроцессор после загрузки в параллельно-последовательный преобразователь последнего байта массива данных устанавливает на входе 7 генератора КЦК низкий логический уровень и поддерживает его в течение времени, необходимого для прохождения не менее двух байтов последовательных данных. Данные в последовательном коде с генератора КЦК поступают на МЧМ-генератор.
МЧМ-генератор D34.1 (КМ1818ВК12) производит кодирование данных методом модифицированной частотной модуляции. Каждая единица записываемой информации кодируется импульсом в середине интервала, отведенного под бит информации. Синхроимпульс записывается на границе двух интервалов только в том случае, если оба они содержат ноль. Таким образом, информация, закодированная методом МЧМ, представляет собой последовательность импульсов, следующих с интервалами 1Т, 1,5Т и 2Т, где Т - интервал, отведенный под бит информации и равный 200 нс. Пример кодирования информации методом МЧМ показан на рис. 7.
При считывании информации с диска вследствие наложения импульсов воспроизведения возникают фазовые искажения, выражающиеся в сдвиге вершин импульсов в сторону большего временного интервала. Для частичной компенсации фазовых искажений запись информации на диск производится с прекомпенсацией. Прекомпенсация заключается в уменьшении длительности меньшего интервала при переходе от этого интервала к интервалу с большей длительностью, а также при обратном переходе.
МЧМ-генератор D34.1 вырабатывает сигналы прекомпенсации, определяющие временные сдвиги записываемых импульсов, и вместе с МЧМ-данными поступающие на схему прекомпенсации. Разрешение прекомпенсации осуществляется сигналом "РПКП L", поступающим на вход 5 МЧМ-генератора D34.1 с регистра сигналов управления НМД. Адрес цилиндра, с которого начинается запись с прекомпенсацией, определяется кодом, записанным в РОШК (см. п. 4.4.1.).
МЧМ-генератор по команде БМПУ производит формирование адресного маркера путем пропуска одного синхробита в последовательности A1 (шест.). Для этого на вход 2 МЧМ-генератора подается сигнал высокого логического уровня. Формирование АМ показано на рис. 7.
Надписи рисунка:
- Кодирование информации методом МЧМ на примере записи АМ
- Позиц.: 0 1 2 3 4 5 6 7
- Данные в посл. коде: 1 0 1 0 0 0 0 1
- Интервалы: 2Т, 1,5Т, 1Т
- A1 (шест.) в данных (Д - импульс данных, С - синхроимпульс); A1 (шест.) в АМ.
- Примечание. Д - импульс данных; С - синхроимпульс.
Схема предкомпенсации определяет временные сдвиги записываемых импульсов в зависимости от сигналов предкомпенсации МЧМ-генератора и состоит из линии задержки DT1 и селектора, выполненного на микросхеме D44.
Данные со схемы предкомпенсации через дифференциальный передатчик D30 поступают в НМД.
4.8.1. Блок чтения данных (БЧ) предназначен для считывания информации с диска, разделения данных и синхросигнала, преобразования данных. БЧ содержит:
1) схему формирования синхроимпульсов выделения данных;
2) схему разделения данных и синхросигнала;
3) детектор адресного маркера;
4) преобразователь последовательного кода в параллельный;
5) схему проверки КЦК.
Структурная схема блока чтения приведена на рис. 8.
Схема формирования синхроимпульсов выделения данных вырабатывает два противофазных сигнала, предназначенные для разделения данных и синхросигнала, синхронизации работы детектора адресного маркера, преобразователя кода, схемы проверки КЦК.
Для разделения МЧМ-сигнала на данные и синхросигнал необходимы жесткая синхронизация синхроимпульсов выделения данных с данными, считываемыми с НМД, и фазирование синхроимпульсов. С этой целью в контроллере используется фазовая автоподстройка частоты синхроимпульсов и их фазирование при помощи специально записанных на диск синхрозон, состоящих из последовательности нулей (см. п. 4.5.4.).
Задающим генератором схемы формирования синхроимпульсов является ГУН, выполненный на микросхеме D61 (ИС ЭСЛ К500ЛП216). Частота ГУН определяется резонансной частотой контура L6, VD2, VD3. Номинальная
СТРУКТУРНАЯ СХЕМА БЛОКА ЧТЕНИЯ ДАННЫХ
+-----------------------------+
! ! ЧТЕНИЕ
! +----------+! +--------
! ДАННЫЕ ! ! ! !
*-------------)! ! ! ! +---)! ПРЕОБР. !СОСТОЯНИЕ
! СИНХРОСИГНАЯ !ДЕТЕКТОР ! +--------)! ПОСЛЕД. !----------)
! +--------)!АДРЕСНОГО! СТАРТ ! КОДА В !----------\
! ! ! МАРКЕРА !-------------)! ПАРАЛ- !ДМО-ДМ7
! ! +---)! ! +------)! ЛЕЛЬНЫЙ !----------/
! ! ! +----------+ ! +-----------+--+
! ! +-----------+ ! !
! +-----------+ ! +-------(-------------+
! !
+----------+ ! ! ! +---------+
ДАННЫЕ ! СХЕМА !---+ ! ! +--)! НЕТ !
ОТ НМД !РАЗДЕЛЕНИЯ! ! *---------)!СХЕМА !ОШИБКИ
-*----)!ДАННЫХ И ! ! !ПРОВЕРКИ!----------)
!СИНХРО- !-----+ ! КЦК !
!СИГНАЛА ! +---------+
+----------+
+--)!
! +-------------------------------*
+-----------------+
+-----)! СХЕМА !---+
!ФОРМИРОВАНИЯ ! ФЗ
!СИНХРОИМ- !---------)
!ПУЛЬСОВ !
!ВЫДЕЛЕНИЯ !
!ДАННЫХ !
+-----------------+
Рис. 8. Структурная схема блока чтения данных частота ГУН составляет 20 МГц. Для согласования уровней ЭСЛ и ТТЛ используется преобразователь уровней D62 (К500ПУ125).
Схема ФАПЧ включает в себя фазовый дискриминатор, усилитель сигнала рассогласования и интегратор.
Фазовый дискриминатор, выполненный на микросхемах D69, D59.2, D63.2, D57.2, D58, вырабатывает импульсные вырабатывает импульсные сигналы рассогласования "СР1" и "СР2", логический уровень и длительность которых определяется разностью фаз импульсов МЧМ-сигнала, поступающего с НМД, и синхросигнала выделения данных.
Сигналы рассогласования через преобразователь уровней D68 (ИС ЭСЛ К500ПУ124) поступают на дифференциальный усилитель, выполненный на транзисторной сборке D67. Нагрузкой усилителя является стабилизатор тока собранный, на транзисторах VT4, VT5. Сигнал с выхода усилителя через фильтр L7, C36 подается на интегратор C33, C34, R45 и варикапы VD2, VD3 изменяя их емкость и изменяя, таким образом, частоту ГУН в направлении компенсации разности фаз.
Схема фазирования предназначена для привязки начальной фазы синхроимпульсов выделения данных к фазе нулевых импульсов данных, поступающих с НМД при чтении синхрозон. Это необходимо для исключения неоднозначноси при разделении МЧМ-сигнала. Основными элементами схемы фазирования являются элементы D49.1, D63.1, D70, D72, D71, D53, DT2. После завершения фазирования схема выдает сигнал "ФЗ Н", разрешающий микропроцессору приступить к поиску АМ.
Схема выделения данных производит разделение МЧМ-сигнала, поступающего с НМД, на данные и синхросигнал. Схема выполнена на элементах D56, D47, D57.3, D57.4. С выхода схемы выделения снимаются данные и синхросигнал в последовательном коде, поступающие на детектор адресного маркера и преобразователь последовательного кода в параллельный.
Детектор АМ D33 (КМ1818ВИ3) по сигналу разрешения, поступающему на вход 2 начинает поиск АМ. При нахождении АМ, представляющего собой последовательность А1(шест.) в данных и последовательность ОА(шест.) в синхросигнале, на выходе триггера D29.1 формируется сигнал "СТ L", разрешающий работу преобразователя последовательного кода в параллельный.
Преобразователь D25 (КМ1818ВВ1) осуществляет преобразование последовательных данных, поступающих со схемы выделения данных в восьмиразрядный параллельный код. Синхронизация работы преобразователя осуществляется сигналом "СВД Н". По завершении преобразования байта данных преобразователь устанавливает сигнал готовности "ФЛБ Н". По сигналу "ЧТА L", поступающему с блока МПУ, данные через буфер D24 передаются в магистраль контроллера и сбрасывается сигнал "ФЛБ Н".
Данные в последовательном коде с выхода 16 преобразователя D25 поступают на схему контроля КЦК D32 (КМ1818ВФ4). При совпадении КЦК, вычисленного схемой контроля и КЦК, считанного с диска, на выходе схемы контроля устанавливается сигнал "НО Н", поступающий в блок МПУ и сигнализирующий о безошибочном считывании массива данных.
5. Размещение и монтаж контроллера
5.1. Контроллер устанавливается в первую позицию системной магистрали и соединяется с НМД при помощи двух кабелей, подключаемых к контактным устройствам XP1 и XP2.
Приложение 1. Таблица интерфейсных сигналов НМД "Электроника МС5401", "Электроника МС5402"
Соединитель XP1
| Цепь | Контакт | Обозначение по схеме | Примечание |
|---|---|---|---|
| Накопитель выбран | 1 | НКВН L | |
| Общий | 2 | ||
| Резерв | 3 | ||
| Общий | 4 | ||
| Резерв | 5 | ||
| Общий | 6 | ||
| Резерв | 7 | ||
| Общий | 8 | ||
| Резерв | 9 | ||
| Резерв | 10 | ||
| Общий | 11 | ||
| Общий | 12 | ||
| Данные записи + | 13 | ДЗП Н | |
| Данные записи - | 14 | ДЗП L | |
| Общий | 15 | ||
| Общий | 16 | ||
| Данные чтения + | 17 | ДЧТ Н | |
| Данные чтения - | 18 | ДЧТ L |
| Цепь | Контакт | Обозначение по схеме | Примечание |
|---|---|---|---|
| Общий | 19 | ||
| Общий | 20 |
Соединитель XP2
| Цепь | Контакт | Обозначение по схеме | Примечание |
|---|---|---|---|
| Общий | 1 | ||
| * Уменьшение тока записи | 2 | УТЗП L | |
| Общий | 3 | ||
| ** Выбор головки второй разряд | 4 | ВРГЛ 2 L | |
| Общий | 5 | ||
| Запись | 6 | ЗП L | |
| Общий | 7 | ||
| Установка завершена | 8 | УСТЗВ L | |
| Общий | 9 | ||
| Нулевая дорожка | 10 | ДРО L | |
| Общий | 11 | ||
| Ошибка записи | 12 | ОШЗП L | |
| Общий | 13 | ||
| Выбор головки нулевой разряд | 14 | ВРГЛ 0 L | |
| Общий | 15 |
| Цепь | Контакт | Обозначение по схеме | Примечание |
|---|---|---|---|
| Резерв | 16 | ||
| Общий | 17 | ||
| Выбор головки первый разряд | 18 | ВРГЛ 1 L | |
| Общий | 19 | ||
| Индекс | 20 | ИНД L | |
| Общий | 21 | ||
| Готовность | 22 | ГТВ L | |
| Общий | 23 | ||
| Шаг | 24 | ШАГ L | |
| Общий | 25 | ||
| Выбор накопителя 1 | 26 | ВРН1 L | |
| Общий | 27 | ||
| Выбор накопителя 2 | 28 | ВРН2 L | |
| Общий | 29 | ||
| Выбор накопителя 3 | 30 | ВРН3 L | |
| Общий | 31 | ||
| Выбор накопителя 4 | 32 | ВРН4 L | |
| Общий | 33 | ||
| Направление | 34 | НПР L |
Примечание. * - в НМД "Электроника МС5402" не используется. ** - в НМД "Электроника МС5401", "Электроника МС5402" не используется. 3.858.232
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| BQ1 | Резонатор РК169МА-6АН-8000 К 0.338.017 ТУ | 1 | |
| Конденсаторы К10-59 0.460.202 ТУ | |||
| Конденсаторы К53-14 0.464.139 ТУ | |||
| Конденсатор К10-43/А/ 0.460.165 ТУ | |||
| C1...C15 | К10-59-0,047 /МК/Ф +80% -20%-Н90 | 15 | |
| C16 | К53-14-16В-10 /МК/Ф +-20% | 1 | |
| C17...C21 | К10-52[?]-0,047 /МК/Ф +80% -20%-Н90 | 5 | |
| C22 | К53-14-16В-10 /МК/Ф +-20% | 1 | |
| C23...C32 | К10-59-0,047 /МК/Ф +80% -20%-Н90 | 10 | |
| C33 | К10-43/А/-МПО-0,015 /МК/Ф +-1% | 1 | |
| C34 | К10-59-68 /П/Ф +-5%-МПО | 1 | |
| C35 | К10-59-0,047 /МК/Ф +80% -20%-Н90 | 1 | |
| C36 | К10-59-330 /П/Ф +-5%-МПО | 1 | |
3.858.232 ПЭ3
Контроллер НМД. Перечень элементов
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| Конденсаторы К53-14 0.464.139 ТУ | |||
| Конденсатор К10-17 0.460.172 ТУ | |||
| C37, C38 | К53-14-16В-2,2 /МК/Ф +-20% | 2 | |
| C39 | К53-14-16В-10 /МК/Ф +-20% | 1 | |
| C40 | К10-17-1/Б/-М47-100 /П/Ф +-5% | 1 | |
| Микросхемы | |||
| D1 | КР531ЛЕ1 0.348.118-11 ТУ | 1 | |
| D2 | КР559ИП14 0.348.577-15 ТУ | 1 | |
| D3 | К555ИР23 0.348.289-20 ТУ | 1 | |
| D4 | КР531ИР23 0.348.118-41 ТУ | 1 | |
| D5 | КМ1656РЕ3-04,3.482.008-04 КП /Б/К0.348.914 ТУ | 1 | |
| D6 | КР531АП4 0.348.118-34 ТУ | 1 | |
| D7 | КР559ИП14 0.348.577-15 ТУ | 1 | |
| D8, D9 | К555ИР23 0.348.289-20 ТУ | 2 | |
| D10 | КМ1818ВМ01 0.348.877-09 ТУ | 1 | |
| D11 | КМ1656РЕ3-05,3.482.008-05 КП 0.348.914 ТУ | 1 | |
| D12 | КР571ХЛ5А 0.348.814-01 ТУ | 1 | |
| D13 | КР531ИР23 0.348.118-41 ТУ | 1 | |
| D14, D15 | К555ИЕ13 0.348.289-58 ТУ | 2 | |
| D16 | КР531ИР22 0.348.118-40 ТУ | 1 | |
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| Микросхемы | |||
| D17 | КМ1656РЕ3-06,3.482.008-06 КП 0.348.914 ТУ | 1 | |
| D18 | КР531ТМ8 0.348.118-27 ТУ | 1 | |
| D19, D20 | КМ132РУ9А 0.348.670-09 ТУ | 2 | |
| D21 | КР531ИД7 0.348.118-26 ТУ | 1 | |
| D22 | КР531ТМ9 0.348.118-30 ТУ | 1 | |
| D23 | КР531ИД7 0.348.118-26 ТУ | 1 | |
| D24 | К555АП5 0.348.289-50 ТУ | 1 | |
| D25 | КМ1818ВВ1 0.348.877-03 ТУ | 1 | |
| D26 | КМ1818ВВ5 0.348.877-01 ТУ | 1 | |
| D27 | КР531ИР18 0.348.118-20 ТУ | 1 | |
| D28 | К1102ЛП1 0.348.612-08 ТУ | 1 | |
| D29 | КР531ТВ9 0.348.118-03 ТУ | 1 | |
| D30 | К1102АП16 0.348.612-10 ТУ | 1 | |
| D31 | КР531ЛИ1 0.348.118-20 ТУ | 1 | |
| D32 | КМ1818ВФ4 0.348.877-02 ТУ | 1 | |
| D33 | КМ1818ВИ3 0.348.877-04 ТУ | 1 | |
| D34 | КМ1818ВК12 0.348.877-05 ТУ | 1 | |
| D35 | К555ИЕ13 0.348.289-58 ТУ | 1 | |
| D36 | К555ИР23 0.348.289-20 ТУ | 1 | |
| D37, D38 | КР531ЛН1 0.348.118-11 ТУ | 2 | |
| D39 | КР531ЛЕ1 0.348.118-11 ТУ | 1 | |
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| Микросхемы | |||
| D40 | КР531ЛЛ1 0.348.118-37 ТУ | 1 | |
| D41, D42 | КР531ИР18 0.348.118-20 ТУ | 2 | |
| D43 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D44 | К555ЛР13 0.348.289-21 ТУ | 1 | |
| D45 | КР531ЛА13 0.348.118-37 ТУ | 1 | |
| D46 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D47 | КР531ТВ9 0.348.118-03 ТУ | 1 | |
| D48 | КР531ЛА3 0.348.118-01 ТУ | 1 | |
| D49 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D50, D51 | К155ЛА13 0.348.006-55 ТУ | 2 | |
| D52 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D53 | К555ЛР11 0.348.289-01 ТУ | 1 | |
| D54 | КР531ЛЛ1 0.348.118-37 ТУ | 1 | |
| D55 | К555ЛА4 0.348.289-04 ТУ | 1 | |
| D56 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D57 | КР531ЛА3 0.348.118-01 ТУ | 1 | |
| D58 | КР531ЛЕ1 0.348.118-11 ТУ | 1 | |
| D59 | КР531ТВ9 0.348.118-03 ТУ | 1 | |
| D60 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D61 | К500ЛП216 0.348.073-20 ТУ | 1 | |
| D62 | К500ПУ125 0.348.073-24 ТУ | 1 | |
| D63 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| Микросхемы | |||
| D64 | КР531КП11 0.348.118-07 ТУ | 1 | |
| D65 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D66 | КР531АП3 0.348.118-34 ТУ | 1 | |
| D67 | КР198НТ10 0.348.483 ТУ | 1 | |
| D68 | К500ПУ124 0.348.073-17 ТУ | 1 | |
| D69 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D70 | КМ555ИЕ9 0.348.466-32 ТУ | 1 | |
| D71 | КР531ТМ2 0.348.118-16 ТУ | 1 | |
| D72 | К555ИЕ10 0.348.289-14 ТУ | 1 | |
| Малогабаритные линии задержки | |||
| DT1 | МЛЗ-0,15-100 0.206.000 ТУ | 1 | |
| DT2 | МЛЗ-0,25-100 0.206.000 ТУ | 1 | |
| G1 | Генератор ГК25-П-15АР-20М 0.338.047 ТУ | 1 | |
| Дроссели высокочастотные | |||
| L1...L5 | ДПМ-3-1 +-0,4 0.477.006 ТУ | 5 | |
| L6 | Д1-1,2-1 +-10% 0.477.002 ТУ | 1 | |
| L7 | ДПМ-0,2-22 +-5% 0.477.006 ТУ | 1 | |
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| Резисторы С1-4 ГОСТ 25350-82 | |||
| Резисторы С2-23 0.467.104 ТУ | |||
| R1...R3 | С1-4-0,125-1 /кОм/ +-5%-А-25+5-А | 3 | |
| R4 | С1-4-0,125-470 Ом/ +-5%-А-25+5-А | 1 | |
| R5 | С1-4-0,125-100 Ом/ +-5%-А-25+5-А | 1 | |
| R6...R10 | С1-4-0,125-1 /кОм/ +-5%-А-25+5-А | 5 | |
| R11 | С1-4-0,125-330 Ом/ +-5%-А-25+5-А | 1 | |
| R12 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 1 | |
| R13 | С1-4-0,125-330 Ом/ +-5%-А-25+5-А | 1 | |
| R14 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 1 | |
| R15 | С1-4-0,125-100 Ом/ +-5%-А-25+5-А | 1 | |
| R16, R17 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 2 | |
| R18 | С1-4-0,125-330 Ом/ +-5%-А-25+5-А | 1 | |
| R19 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 1 | |
| R20, R21 | С1-4-0,125-330 Ом/ +-5%-А-25+5-А | 2 | |
| R22 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 1 | |
| R23 | С1-4-0,125-330 Ом/ +-5%-А-25+5-А | 1 | |
| R24 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 1 | |
| R25...R28 | С1-4-0,125-1 /кОм/ +-5%-А-25+5-А | 4 | |
| R29 | С1-4-0,125-180 Ом/ +-5%-А-25+5-А | 1 | |
| R30...R35 | С1-4-0,125-1 /кОм/ +-5%-А-25+5-А | 6 | |
| R36...R39 | С1-4-0,125-100 Ом/ +-5%-А-25+5-А | 4 | |
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| Резисторы С1-4 ГОСТ 25350-82 | |||
| Резисторы С2-23 0.467.104 ТУ | |||
| R40 | С1-4-0,125-180 Ом/ +-5%-А-25+5-А | 1 | |
| R41 | С1-4-0,125-560 Ом/ +-5%-А-25+5-А | 1 | |
| R42, R43 | С1-4-0,125-750 Ом/ +-5%-А-25+5-А | 2 | |
| R44 | С1-4-0,125-560 Ом/ +-5%-А-25+5-А | 1 | |
| R45 | С2-23-0,125-316 Ом/ +-1%-А-Д-В-А | 1 | |
| R46...R48 | С1-4-0,125-560 Ом/ +-5%-А-25+5-А | 3 | |
| R49 | С2-23-0,125-1,4 /кОм/ +-1%-А-Д-В-А | 1 | |
| R50...R52 | С1-4-0,125-47 Ом/ +-5%-А-25+5-А | 3 | |
| R53 | С1-4-0,125-100 Ом/ +-5%-А-25+5-А | 1 | |
| R54...R56 | С1-4-0,125-560 Ом/ +-5%-А-25+5-А | 3 | |
| R57 | С1-4-0,125-1 /кОм/ +-5%-А-25+5-А | 1 | |
| R58 | С2-23-0,125-1,21 /кОм/ +-1%-А-Д-В-А | 1 | |
| R59 | С2-23-0,125-649 Ом/ +-1%-А-Д-В-А | 1 | |
| R60 | С1-4-0,125-100 Ом/ +-5%-А-25+5-А | 1 | |
| R61, R62 | С2-23-0,125-422 Ом/ +-1%-А-Д-В-А | 2 | |
| R63 | С1-4-0,125-1 /кОм/ +-5%-А-25+5-А | 1 | |
| R64 | С1-4-0,125-220 Ом/ +-5%-А-25+5-А | 1 | |
| R65 | С1-4-0,125-180 Ом/ +-5%-А-25+5-А | 1 | |
| R66 | С2-23-0,125-1,4 /кОм/ +-1%-А-Д-В-А | 1 | |
| R67 | С2-23-0,125-2 /кОм/ +-1%-А-Д-В-А | 1 | |
| R68 | С1-4-0,125-47 Ом/ +-5%-А-25+5-А | 1 | |
| Поз. обозн. | Наименование | Кол. | Примечание |
|---|---|---|---|
| VD1 | Диод КД521А 3.362.035 ТУ | 1 | |
| VD2, VD3 | Варикап КВ104Е 4.660.010 ТУ | 2 | |
| VD4 | Стабилитрон Д818Д 3.362.045 ТУ | 1 | |
| VD5 | Стабилитрон КС102А 0,336.514 ТУ | 1 | |
| Транзисторы | |||
| VT1, VT2 | КТ630Е 0.336.146 ТУ | 2 | |
| VT3 | КТ502Б 0.336.182 ТУ | 1 | |
| VT4, VT5 | КТ345В 3.365.058-03 ТУ | 2 | |
| XP1 | Вилка ОН/П/-КГ-77-20/38,5Х13-В53 0.364.019 ТУ | 1 | |
| XP2 | Вилка ОН/П/-КГ-77-40/63,5Х13-В53 0.364.093 ТУ | 1 | |
| XS1 | Розетка ОН/П/-КС-66-60/87Х12-Р51 0.364.099 ТУ | 1 | |
| Розетки соединительные | |||
| XS2...XS4 | РС-20-1БН 0.364.003 ТУ | 3 | |
| XS5 | РС-50-13БНО 0.364.003 ТУ | 1 | |