Микро-80/Радио 1983-03/Модуль памяти

Материал из Emuverse
Перейти к: навигация, поиск
Red copyright.png Данный материал защищён авторскими правами!

Использование материала заявлено как добросовестное, исключительно для образовательных некоммерческих целей.

Автор: Г. ЗЕЛЕНКО, В. ПАНОВ, С. ПОПОВ

Источник: http://retro.h1.ru/MK80/Memory/M80Mems.php

Микросхемы К565РУ2А выполнены по n-МОП технологии. Входные и выходные сигналы микросхемы совместимы по уровням напряжения с ТТЛ — микросхемами, входные токи не превышают 10мкА, а входная емкость — 7пФ. Ячейки памяти в микросхеме имеют организацию 1Kx1бит, то есть обеспечивают хранение 1024 одноразрядных слов битов рис.1, находящегося в альбоме.

Для обращения (адресации) к требуемой ячейке памяти на адресные входы А0-А9 микросхемы необходимо подать соответствующий 10-разрядный двоичный код, который может обеспечить адресацию 210=1024 ячеек памяти. При этом на входе выборки микросхемы ВМ должен быть установлен уровень 0. Запись бита информации в выбранную ячейку памяти возможна по сигналу нулевого уровня, подаваемому на вход записи ЗП. При этом бит данных, присутствующий на информационном входе ВХ, будет записан в выбранную ячейку. При уровне 1 на входе записи ЗП и нулевом уровне на входе ЗМ происходит передача бита данных из адресуемой ячейки на выход микросхемы. Информация, хранящаяся в ячейке памяти, при считывании не разрушается и может считываться многократно.

При уровне 1 на входе ВМ выход микросхемы находится в высокоимпедансном состоянии. Для нормальной работы микросхемы необходимо, чтобы сигналы выборки микросхемы ВМ и записи ЗП подавались позже адресных сигналов А0 -А9, что обеспечивается сигналами на шине управления микроЭВМ. Длительность этих управляющих сигналов определяется минимально допустимым временем, называемым циклом записи или считывания памяти и составляющим для данной микросхемы 450нС. Это хорошо согласуется с временными характеристиками БИС микропроцессора.

Так как микросхема К565РУ2А имеет организацию 1Kx1 бит, то для хранения в микро-ЭВМ 8-разрядных слов микросхемы объединяют в блоки по 8 штук. Тогда объем памяти каждого блока оказывается равным 1 Кбайту. Модуль ОЗУ содержит четыре таких блока: D9- D16, D17 -D24, D25 -D32, D33 D40, в которых микросхемы D9. D17, D25, D33 обеспечивают хранение младших разрядов, а микросхемы D16, D24, D32 и D40 — старших разрядов данных, поступающих по соответствующим линиям шины данных. Остальные микросхемы блоков служат для хранения других разрядов слов.

Адресные входы всех БИС ОЗУ модуля объединены поразрядно и подключены к соответствующим линиям шины адресов микро-ЭВМ через шинные формирователи D4-D6, служащие для снижения емкостной нагрузки на линии шины адресов. Сигнал ЗПЗУ (запись в память) поступает на выводы ЗП всех БИС памяти с шины управления микро-ЭВМ через один из разрядов шинного формирователя D6. Прохождение информации через шинные формирователи D4 D6 возможно при нулевом уровне на их входах ВМ.

Необходимо отмерить, что при малом количестве периферийных модулей, создающих допустимую суммарную емкостную и токовую нагрузки на шины микро-ЭВМ, формирователи D4 D6 могут быть исключены из модуля памяти, а сигналы на адресные входы и входы всех БИС можно подавать непосредственно с соответствующих шин микро-ЭВМ. Информационные входы ВХ и выходы БИС. ОЗУ модуля памяти также объединены поразрядно и через буфер шины данных, выполненный на шинных формирователях D7 и D8, подключены к соответствующим разрядным линиям шины данных микро-ЭВМ.

Направление передачи информации через формирователи D7 и D8 определяется сигналом ЧТЗУ, поступающим на их входы ВШ по шине управления. При уровне 1 на этих входах разрешено поступление информации с шины данных микро-ЭВМ на информационные входы ВХ БИС ОЗУ, а при нулевом уровне разрешено прохождение информации в обратном направлении. При этом на входах ВМ должен присутствовать уровень 0. формируемый схемой блокировки. В противном случае буфер шины данных отключает входные и выходные цепи блоков памяти от шины данных микро-ЭВМ, переводя свои выходные линии в высокоимпедансное состояние.

Теперь рассмотрим, как присваиваются адреса ячейкам памяти в блоках ОЗУ, размешенных в разных модулях. Адресация конкретных ячеек в любом блоке ОЗУ осуществляется соответствии с кодом адреса, поступающим по линиям ША[0] — ША[9] шины адресов. Дополнительным условием обращения к ячейкам памяти в блоке 03; является присутствие нулевого уровня на входах ВМ микросхем блока. Это сигнал формируется в соответствии со значениями старших битов кодов на адресной шине. Код, поступающий по шести линиям ША[10] — ША[15], позволяет выбрать 64 блока памяти емкостью по 1 Кбайту.

Используя несколько модулей ОЗУ, мы можем организовать в микроЭВМ память заданного объема. При этом с помощью соответствующей установки перемычек S1 — S8 в каждом модуле необходимо присвоить конкретные адреса модулям и блокам ОЗУ. Перемычки S1- S4, устанавливаемые в соответствии с табл. 1, служат для задания области памяти объемом 4 Кбайт, в которой будет работать соответствующий модуль ОЗУ. Перемычки S5—S8 — в соответствии с табл. 2 определяют области памяти объемом 1 Кбайт для каждого из блоков ОЗУ в модуле.

Таблица1.

Область — памяти модуля Перемычка
S1 S2 S3 S4
1 2 1 2 1 2 1 2
0000 — 0FFF * * * *
1000 — 1FFF * * * *
2001 — 2FFF * * *
3000 — 3FFF * * * *
4000 — 4FFF * * * *
5000 — 5FFF * * * *
6000 — 6FFF * * * *
7000 — 7FFF * * * *
8000 — 8FFF * * * *
9000 — 9FFF * * * *
A000 — AFFF * * * *
B000 — BFFF * * * *
C000 — CFFF * * * *
D000 — DFFF * * * *
E000- EFFF * * * *
F000 — FFFF * * * *

В рассматриваемом модуле сигналом выборки блока ОЗУ служит уровень 0, появляющийся на одном ид четырех выходов дешифратора D3 в зависимости от кода па линиях шины адресов ШД[10] и ША[11] Его появление возможно только при нулевом уровне на стробирующем входе VI дешифратотора R3. этот код формируется дешифратором, собранным на элементах D1.1— D1 4 в соответствии с кодами на линиях ША[12] — ША[15] шины адресов и положениями перемычек S1—S4.

Таблица2.

Область памяти блока Сигналы на входах дешифратора D3 Установить перемычку
D1 D2
N000 — N3FF 1 1 S8
N400 — N7FF 1 0 S7
N800 — NBFF 0 1 S6
NC00 — NFFF 0 0 S5

Схема блокировки, выполненная на элементах D2.2, D41.1 и D41.2, предназначена для отключения буфера шины данных модуля ОЗУ от шины данных микро-ЭВМ при отсутствии сигналов выборки блоков памяти данного модуля. При обращении к блокам памяти модуля для записи или считывания информации на выходе элемента с открытым коллектором D41.1 формируется сигнал нулевого уровня БЛКВЫХ, предназначенный для блокировки других модулей памяти при совпадении части их адресов с адресами данного модуля.

В модуле предусмотрен также вход для приема внешнего сигнала БЛКВХ При появлении на этом входе уровня О выборка элементов памяти в данном модуле при любых комбинациях кодов на шине адресов микро-ЭВМ запрещена. Рассмотренный модуль памяти соединен с процессорным модулем 16-разрядной шиной адресов, 8-разрядной шиной данных и двумя линиями шины управления микро-ЭВМ. Питается модуль от одного источника +5 В, потребляемый ток не превышает 1,5А.

Также как и для ОЗУ, для построения постоянного ЗУ в микро-ЭВМ используют различные по физическим принципам работы и способам программирования БИС ПЗУ. Разработаны однократно и многократно программируемые БИС ПЗУ. Последние часто называют также перепрограммируемыми ПЗУ или ППЗУ.

Наиболее распространенными однократно программируемыми ПЗУ являются масочно программируемые ПЗУ и ПЗУ с пережигаемыми перемычками. Информацию в масочно программируемые ПЗУ заносят на заводе изготовителе микросхем с помощью специальных фотошаблонов (масок). Масочно программируемые ПЗУ экономически целесообразно использовать только в серийной микропроцессорной аппаратуре.

ПЗУ с пережигаемыми перемычками построены на биполярных диодных или транзисторных матрицах, содержащих перемычки, которые разрушаются при программировании ПЗУ подачей импульсов тока определенной формы и длительности. Для этой цели применяют специальные устройства — программаторы. Схему простейшего программатора для программирования ПЗУ с пережигаемыми перемычками К155РЕЗ].

В радиолюбительской практике наиболее целесообразно использовать многократно программируемые ППЗУ с ультрафиолетовым стиранием. Не вдаваясь в физику работы таких ПП3У можно отметить, что информация в них хранится в виде заряда. Заносят информацию в такое ППЗУ с помощью специального программатора в течение 30…40 с а храниться она там может годами (как в ППЗУ К573РФ1).

Стирают информацию в таких ППЗУ воздействием на микросхему ультрафиолетового излучения через специальное кварцевое окно в ее корпусе. Источником ультрафиолетового излучения в радиолюбительских условиях может служить бытовой косметический прибор «Фотон», продающийся в магазинах электротоваров. Для полного стирания информации микросхема К573РФ1 должна быть подвергнута облучению этик прибором в течение 20 минут с расстояния 10 см. После стирания информации во всех ячейках ППЗУ оказываются записанными байты FFH, то есть содержимое всех ячеек памяти становиться равным 1.

Наш модуль памяти можно превратить в комбинированный, модуль ОЗУ—ПЗУ, если заменить часть микросхем K565PУ2A на соответствующее количество БИС ППЗУ К573РФ1. Эти микросхемы выполнены в керамическом корпусе с 24 выводами и содержа 8192 ячейки памяти с организацией 1КХ8 бит. Это означает, что подавая соответствующие коды на ее адресные входы А0-А9, можно выбрать любое из 1024 хранимых в ней 8-разрядных слов. Таким образом, информационная емкость одной такой микросхемы равна емкости блока извосьми микросхем К565РУ2А.

Чтобы превратить модуль ОЗУ в комбинированный модуль ОЗУ-ПЗУ, необходимо в модуле ОЗУ заменить блоки микросхем D9- D16 D17 D24 на элементы, представленные на рис.2, находящегося в <a href="M80MemP2.djvu">альбоме</a>. При этом мы получим комбинированный модуль памяти с информационной емкостью ОЗУ и ПЗУ по 2 Кбайта каждое.

На плате модуля памяти микросхемы К.573РФ1 должны быть установлены в специальные панельки. При необходимости их перепрограммирования микросхемы извлекают из микроЭВМ, чтобы затем, вставив в панельку программатора, занести в них необходимые программы. Схема такого программатора и технология записи в ППЗУ информации будут описаны в одной из следующих статей.

Микросхемы К573РФ1 питают от трех источников напряжения +5В, +12В, и —5В. Потребляемые токи соответственно равны 6, 50 и 30мА. Особое внимание следует обратить на порядок включения и выключения питающих напряжений — такой же, как и у БИС микропроцессора.

Итак, для адресации ячейки памяти на адресные входы А0-А9 микросхем D43 и D44 подают соответствующий код. Считывание байта из выбранной ячейки памяти происходит с выходов В0-В7 той микросхемы, на входе выборки ВМ которой присутствует уровень 0. Байт данных появляется на ее выходах не позже чем через 900нс. после установки кодов на адресных входах микросхемы. Выборка микросхемы D43 происходит по сигналу, формируемому на выходе 7 дешифратора D3.

Узел формирования сигнала ВМ для микросхемы D44 выполняет некоторые дополнительные функции, связанные с начальным запуском микроЭВМ. Напомним, что работа микроЭВМ начинается с подачи сигнала СБР на соответствующий вход микропроцессора. При этом в его счетчик команд PC записывается код адреса, равный 0000H. Именно с чтения кода операции команды, хранящейся в этой ячейке, и начинается работа микропроцессора. Однако очень часто, в том числе и у нас, адреса ячеек ПЗУ, где хранятся начальные команды программы, имеют значения отличные от 0000Н. Например, в нашей микро-ЭВМ эти адреса начинаются с F800H. Поэтому дополнительные элементы D41.3, D41.4, D42.1 и D42.2 узла формирования сигнала ВМ должны «позволить» микропроцессору по сигналу СБР считывать код команды из ячейки ПЗУ с этим адресом.

На элементах D41.3, D41.4 и D42.2 выполнен RS-триггер. Кратковременное воздействие сигнала СБР при запуске микро-ЭВМ устанавливает его в состояние, когда сигнал на выходе элемента D41.3 становится равным 0. При этом независимо от кода на адресных шинах микро-ЭВМ узел формирует сигнал ВМ выборки микросхемы и обеспечивает прохождение считанных из ППЗУ данных через шинные формирователи D7 и D8.

Образно говоря, при начальном запуске микро-ЭВМ ППЗУ как бы перемешается в область младших адресов памяти на момент чтения из него первой команды программы. В качестве такой команды мы будем использовать команду безусловного перехода JMP ADR. Выполнив эту команду, микропроцессор установит на шине адресов код ADR для чтения команды, расположенном в памяти но этому адресу. Код ADR превышает значение F800H и вызывает появление уровня 0 на выводе 6 дешифратора D3. Этот сигнал можно использовать для перевода RS-триггера в состояние, когда на выходе элемента D41.3 появляется уровень 1 . При этом сигнал ВМ выборки БИС ПЗУ формируется теперь в соответствии с кодами на шине адресов.

При работе с пультом микро-ЭВМ, который будет описан в следующей статье, использован другой способ начального запуска микро-ЭВМ. В этом случае работа описанного узла блокируется внешним сигналом, подаваемым на вход БЛКВХ с выхода БЛК отладочного модуля. Этот сигнал должен быть подан на вход 6 элемента D41.2. который предварительно отключают от выхода элемента D2.2. Этот же сигнал поступает на вход элемента D42.3 и далее на выход БЛКВЫХ модуля. В свою очередь этот выход модуля ОЗУ-ПЗУ соединен с входом БЛКВХ модуля ОЗУ, содержащего ячейки памяти 0000H −0002Н, для его блокировки.

Дли того чтобы в комбинированном модуле ОЗУ—ПЗУ элементы памяти D44 и D43 имели адреса ячеек с F800H и FBFFH и FC00H по FFFFH соответственно, а адреса ячеек ОЗУ располагались в зоне FD00H—F7FFH, необходимо установить перемычки S1 — S8 в положение, показанное на рис.1. Такая адресация ячеек памяти в комбинированном модуле необходима для отладки минимального варианта микроЭВМ с помощью пульта и в соответствии с методикой, с которой Вы познакомитесь в следующей статье.

Г. ЗЕЛЕНКО, В. ПАНОВ, С. ПОПОВ

Отсканировано с журнала Радио № 3 1983 г.
Отредактировано Лесных Ю. И. 1999 г.