Nzeemin в 20:56, 3 октября 2026

2026-10-03T20:56:18Z

← Предыдущая версия		Версия от 23:56, 3 октября 2026
Строка 1:		Строка 1:
	{{Emuverse}}		{{Emuverse}}

	К588ВТ1 (КР588ВТ1)		'''К588ВТ1 (КР588ВТ1)'''

	== Описание (Гришин) ==		== Описание (Гришин) ==

Nzeemin: Новая страница: «{{Emuverse}} К588ВТ1 (КР588ВТ1) == Описание (Гришин) == Представляет селектор адреса (СА) и предназначен для выполнения функций селектирования одного из восьми регистров внешних устройств, подключенных к ''Q''-шине. Микросхема СА может быть использована также дл...»

2026-10-03T20:55:47Z

Новая страница: «{{Emuverse}} **К588ВТ1 (КР588ВТ1)** == Описание (Гришин) == Представляет селектор адреса (СА) и предназначен для выполнения функций селектирования одного из восьми регистров внешних устройств, подключенных к ''Q''-шине. Микросхема СА может быть использована также дл...»

Новая страница

{{Emuverse}}

**К588ВТ1 (КР588ВТ1)**

== Описание (Гришин) ==

Представляет селектор адреса (СА) и предназначен для выполнения функций селектирования одного из восьми регистров внешних устройств, подключенных к ''Q''-шине. Микросхема СА может быть использована также для организации операций обмена содержимым внешних регистров как пословного, так и побайтного. Условное графическое обозначение СА представлено на рис. 6.30. В табл. 6.25 приведено назначение выводов СА. Структурная схема СА дана на рис. 6.31.

TODO: Рис. 6.30. Условное графическое обозначение микросхемы К588ВТ1

TODO: Рис. 6.31. Структурная схема микросхемы К588ВТ1

В состав структурной схемы СА входят следующие функциональные узлы:

* регистр адреса ''РА''; предназначен для буферизации поступающего 13-разрядного кода адреса. Старшая 9-разрядная его часть (''АД4 ... АД12'') с выходов ''РА'' поступает на ''ССА'';
* схема сравнения адреса ''ССА''; предназначена для выполнения операции поразрядного сравнения кода, поступающего с выходов ''РА'', с кодом ''А4 ... А12'';
* формирователь ''Ф''; принимает выходную информацию с дешифратора ''ДШ''; выдает сигналы ''ВК0 ... ВК7'';
* дешифратор ''ДШ''; дешифрирует 3-разрядный код ''АД1 ... АД3'' при наличии сигналов ''ОБМ = ВУ ='' «0»;
* схема управления ''СУ''; обеспечивает взаимодействие микросхемы ''СА'' с ''Q''-шиной и внешними устройствами.

Функционирование ''СА'' сводится к выполнению пяти циклов (см. п. 6.4): DATI, DATO, DATOB, DATIO, DATIOB.

Выполнение DATI (ввода слова) начинается с установки (рис. 6.32) процессором ''адреса'' на шине АД0 .. АД12 и сигналов ''ВУ = ОБМ ='' «0». Микросхема СА сравнивает девять старших разрядов этого адреса с разрядами жестко «зашитыми» на выходах А4 ... А12. Затем происходит дешифрация разрядов АД1 ... АД3 и выборка одного из восьми регистров одним из сигналов на шине ''ВК''.

Процессор снимает адрес и сигнал ''ВУ'' и формирует сигнал ''ДЧТ ='' «0», по которому СА выставляет сигнал ''ЧТ ='' «0». Последний инициирует выбранное внешнее устройство на выдачу данных. Выдаваемые данные сопровождаются сигналом ''ГОТ ='' «0», по которому СА формирует сигнал ''ОСТ ='' «0». Получив данные, процессор снимает сигнал ''ДЧТ'', а СА — сигнал ''ЧТ''. Затем происходит цепочное снятие сигналов ''ГОТ'', ''ОСТ'', ''ОБМ'' и ''ВК''.

При выполнении цикла DATO (вывод слова) процессор выдает на шину адреса информацию АД0 ... АД12 и выдает сигналы ''ВУ = ОБМ = ПЗП ='' «0» (рис. 6.33). Затем так же как и для цикла DATI происходит сравнение адреса, дешифрация 3-разрядного кода и выдача соответствующего разряда шины ''ВК''. Процессор снимает адрес, сигналы ''ВУ'' и ''ПЗП'' и устанавливает данные и сигнал ''ДЗП ='' «0», по которому СА формирует сигналы ''ЗПС = ЗПМ ='' «0», разрешающие выбранному устройству запись данных. В ответ на поступившие данные внешнее устройство вырабатывает сигнал ''ГОТ ='' «0», сообщающий о том, что данные приняты. Затем СА устанавливает сигнал ''ОСТ ='' «0». Процессор снимает данные и сигнал ''ДЗП'', по которому внешнее устройство снимает сигнал ''ГОТ'', а СА — сигнал ''ОСТ''.

Следующим действием является снятие процессором сигнала ''ОБМ'', по которому СА снимает сигнал с шины ''ВК''. Выполнение цикла DATOB (вывод байта) отличается от цикла DATO тем, что процессор сбрасывает сигнал ''ПЗП'' по снятию данных и в зависимости от значения разряда АД0 производятся действия над младшим (АД0 = «0») либо старшим (АД0 = «1») байтами слова. При этом вырабатываются сигналы ''ЗПМ'' либо ''ЗПС ='' «0».

Цикл DATIO (ввод — модификация — вывод слова) является смешанным. Первая его половина выполняется как в цикле DATI (вплоть до выработки сигнала ''ОСТ ='' «0»). Вторая половина цикла выполняется как DATO, начиная с момента снятия процессором адреса. Однако в этом цикле процессор не устанавливает сигнал ''ПЗП ='' «0» (рис. 6.34).

Отличие выполнения цикла DATIOB (ввод — модификация — вывод байта) от DATIO в том, что при выводе данных процессор устанавливает сигнал ''ПЗП ='' «0».

На рис. 6.32 ... 6.34 приведены временные диаграммы выполнения циклов обмена.

TODO: Рис. 6.32. Временная диаграмма работы микросхемы К588ВТ1 в цикле DATI

TODO: Рис. 6.33. Временная диаграмма работы микросхемы К588ВТ1 в цикле DATO

TODO: Рис. 6.34. Временная диаграмма работы микросхемы К588ВТ1 в цикле DATIO

В табл. 6.26 даны электрические параметры микросхемы СА.

{| class="wikitable"
|+ Таблица 6.25. Назначение выводов микросхемы К588ВТ1
! Номер вывода !! Назначение !! Разряд !! Обозначение !! Тип
|-
| 1 || rowspan="13" | Шина адрес-данные || 12 || АД12 || rowspan="18" | Вход
|-
| 2 || 11 || АД11
|-
| 3 || 10 || АД10
|-
| 4 || 9 || АД9
|-
| 5 || 8 || АД8
|-
| 6 || 7 || АД7
|-
| 7 || 6 || АД6
|-
| 8 || 5 || АД5
|-
| 9 || 4 || АД4
|-
| 10 || 3 || АД3
|-
| 11 || 2 || АД2
|-
| 12 || 1 || АД1
|-
| 13 || 0 || АД0
|-
| 14 || Выбор устройства || — || ВУ
|-
| 15 || Синхронизация обмена || — || ОБМ
|-
| 16 || Управление записью 2 || — || ПЗП
|-
| 17 || Управление чтением || — || ДЧТ
|-
| 18 || Управление записью 1 || — || ДЗП
|-
| 19 || Ответ внешнего устройства || — || ОСТ || Выход
|-
| 20 || Готовность внешнего устройства || — || ГОТ || Вход
|-
| 21 || Общий || — || ''GND'' || —
|-
| 22 || Чтение || — || Чт || rowspan="3" | Выход
|-
| 23 || Запись младшего байта || — || ЗПМ
|-
| 24 || Запись старшего байта || — || ЗПС
|-
| 25 || rowspan="8" | Шина выборки регистров || 7 || ВК7 || rowspan="8" | Выход
|-
| 26 || 6 || ВК6
|-
| 27 || 5 || ВК5
|-
| 28 || 4 || ВК4
|-
| 29 || 3 || ВК3
|-
| 30 || 2 || ВК2
|-
| 31 || 1 || ВК1
|-
| 32 || 0 || ВК0
|-
| 33 || rowspan="9" | Шина программирования адреса || 4 || А4 || rowspan="9" | Вход
|-
| 34 || 5 || А5
|-
| 35 || 6 || А6
|-
| 36 || 7 || А7
|-
| 37 || 8 || А8
|-
| 38 || 9 || А9
|-
| 39 || 10 || А10
|-
| 40 || 11 || А11
|-
| 41 || 12 || А12
|-
| 42 || Напряжение питания || — || ''UCC'' || —
|}

{| class="wikitable"
|+ Таблица 6.26. Электрические параметры микросхемы К588ВТ1
! Параметр, единица измерения !! Обозначение !! Значение
|-
| Напряжение питания, В || ''UCC'' || 5 ± 5 %
|-
| Статическая потребляемая мощность, мВт || ''PCCS'' || ≤ 2,5
|-
| Динамическая потребляемая мощность, мВт || ''PCC'' || ≤ 30,0
|-
| Входное напряжение «0», В || ''UIL'' || 0 ≤ ''UIL'' ≤ 0,4
|-
| Входное напряжение «1», В || ''UIH'' || 4,1 ≤ ''UIH'' ≤ ''UCC''
|-
| Входной ток, мкА || ''II'' || ≤ 15,0
|-
| Выходной ток «0», мА || ''IOL'' || ≥ 0,80
|-
| Выходной ток «1», мА || ''IOH'' || ≥ 0,04
|-
| Время выборки, нс || ''tв'' || ≤ 300
|}

== Литература ==
* '''[Гришин]''' Г. Г. Гришин, А. А. Мошков, О. В. Ольшанский, Ю. А. Овечкин. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА. Л.: Судостроение, 1987. [[К588/Гришин|Глава 6. МИКРОПРОЦЕССОРНЫЙ КОМПЛЕКТ СЕРИИ К588 (КР588)]]

[[Категория:Микропроцессорные комплекты]]

588ВТ1 - История изменений

Nzeemin в 20:56, 3 октября 2026