Микросхемы интегральные Л1839ВМ1. Техническое описание - История изменений

Panther: /* 1. Команды для работы с целыми числами и логические команды */

2026-04-22T19:10:14Z

1. Команды для работы с целыми числами и логические команды

← Предыдущая версия		Версия от 22:10, 22 апреля 2026
Строка 2008:		Строка 2008:
	+-----+-----------+-------------------------------+----------------------------------+		+-----+-----------+-------------------------------+----------------------------------+
	\| 58 \| ADAWI \| КОП add.rw,sum.mw \| Сложение выровненных \|		\| 58 \| ADAWI \| КОП add.rw,sum.mw \| Сложение выровненных \|
	\| \| \| \| ~~слоев~~ с блокировкой па- \|		\| \| \| \| слов с блокировкой па- \|
	\| \| \| \| мяти \|		\| \| \| \| мяти \|
	+-----+-----------+-------------------------------+----------------------------------+		+-----+-----------+-------------------------------+----------------------------------+

Panther: /* ЧКА */

2026-04-22T10:02:00Z

ЧКА

← Предыдущая версия		Версия от 13:02, 22 апреля 2026
Строка 1530:		Строка 1530:
	==== ЧКА ====		==== ЧКА ====

	После выборки микрокоманды формата ЧКА (см.рис. 46 ) по адресу, указанному в разрядах I5-2 микрокоманды читается 32-разрядная адресная константа и помещается в регистре констант ПЗУ (RC), который доступен микропрограммно по адресу, указанному по полю чтения константы (поле "Y" в одноадресном формате). Если разряд модификации адреса константы установлен, т.е. MADR (МК 16):=1, то адрес константы формируется следующим образом:		После выборки микрокоманды формата ЧКА (см.рис. 46 ) по адресу, указанному в разрядах 15-2 микрокоманды читается 32-разрядная адресная константа и помещается в регистре констант ПЗУ (RC), который доступен микропрограммно по адресу, указанному по полю чтения константы (поле "Y" в одноадресном формате). Если разряд модификации адреса константы установлен, т.е. MADR (МК 16):=1, то адрес константы формируется следующим образом:

	* разряды 5-0 адреса заменяются разрядами 5-0 регистра 18 ОБ;		* разряды 5-0 адреса заменяются разрядами 5-0 регистра 18 ОБ;

Panther: 1.11

2026-04-16T15:05:48Z

1.11

← Предыдущая версия		Версия от 18:05, 16 апреля 2026
Строка 1121:		Строка 1121:

	где X - безразличное значение, остальные комбинации 24-27 разрядов - резервные.		где X - безразличное значение, остальные комбинации 24-27 разрядов - резервные.

			== 1.11. Функциональные и электрические схемы входных и выходных каскадов ==

			Функциональные схемы входных и выходных каскадов представлены на рис. 31-39.

			<center>
			[[Файл:1839VM1 TO Pic31.png\|400px]] [[Файл:1839VM1 TO Pic32.png\|400px]]
			</center>

			<center>
			[[Файл:1839VM1 TO Pic33.png\|400px]] [[Файл:1839VM1 TO Pic34.png\|400px]]
			</center>

			<center>
			[[Файл:1839VM1 TO Pic35.png\|400px]] [[Файл:1839VM1 TO Pic36.png\|400px]]
			</center>

			<center>
			[[Файл:1839VM1 TO Pic37.png\|400px]] [[Файл:1839VM1 TO Pic38.png\|400px]]
			</center>

			<center>
			[[Файл:1839VM1 TO Pic39.png\|500px]]
			</center>

			На всех рисунках численное значение около логических элементов обозначает ширину транзисторов элементов в мкм: сверху р-типа, снизу п-типа.

			Внутренние тактовые сигналы синхронизации φ , φ̄ соответствуют следующим фазам входного сигнала CLCI: φ соответствует CLCI; φ̄ - CLCI̅.

			Электрические схемы входов и входов/выходов представлены на рис. 40,41.

			<center>
			[[Файл:1839VM1 TO Pic40.png\|400px]] [[Файл:1839VM1 TO Pic41.png\|400px]]
			</center>

	== 1.12. Система микрокоманд ==		== 1.12. Система микрокоманд ==

Panther: /* 1.10. Временные диаграммы процессора, идентификаторы обменов */

2026-04-16T14:54:47Z

1.10. Временные диаграммы процессора, идентификаторы обменов

← Предыдущая версия		Версия от 17:54, 16 апреля 2026
Строка 976:		Строка 976:

	<center>		<center>
	~~[[Файл:1839VM1 TO Pic22~~.~~png\|500px]]~~		'''Рис. 22 отсутствует'''
	</center>		</center>

Panther: 1.10

2026-04-16T14:53:04Z

1.10

Внесённые изменения

Panther: 1.9

2026-04-16T14:36:41Z

1.9

← Предыдущая версия		Версия от 17:36, 16 апреля 2026
Строка 803:		Строка 803:

	В процессоре находится, собственно блок прерываний (БПР), который наряду с прерываниями контроллера и адаптера, обрабатывает все аппаратные исключительные состояния, проводит окончательный разбор приоритетов и формирует код особой ситуации, с помощью которого осуществляется формирование начального адреса соответствующей микропрограммы обработки.		В процессоре находится, собственно блок прерываний (БПР), который наряду с прерываниями контроллера и адаптера, обрабатывает все аппаратные исключительные состояния, проводит окончательный разбор приоритетов и формирует код особой ситуации, с помощью которого осуществляется формирование начального адреса соответствующей микропрограммы обработки.

			== 1.9. Блок прерываний БПР ==

			1.9.1. На рис.8 приведена структурная схема БПР процессора. Ниже перечислены основные блоки, входы и выходы БПР.

			<center>
			[[Файл:1839VM1 TO Pic8.png\|400px]]
			</center>

			1) БСБПР - блок синхронизации БПР.

			2) БРП - блок разбора приоритетов.

			3) ДШРИП - дешифратор сброса источника прерываний и исключительных состояний.

			4) РИП - регистр источников прерываний и исключительных состояний.

			5) Входы:

			* КК - признак конца команды;
			* PA - выход элемента ИЛИ, на входах которого собраны все нарушения и прекращения;
			* 1T - выход элемента ИЛИ, на входах которого собраны все прерывания и ловушки;
			* 5CN - запрос недостоверного стека ядра;
			* SINN - запрос недостоверного стека прерываний;
			* НУД - запрос нарушения управления доступом;
			* ЗТ - запрос запрета трансляции;
			* MCH - запрос машинного сбоя;
			* REZ - запрос резервного операнда;
			* INRA - запрос адаптера;
			* HALT - запрос останова;
			* T - запрос трассировки;
			* FUZ - запрос ловушки плавающего недополнения;
			* DVV - запрос ловушки десятичного переполнения;
			* IVV - запрос ловушки целочисленного переполнения;
			* FVV - запрос ловушки плавающего переполнения;
			* INRC - запрос прерывания контроллера;
			* РИП - сигнал сброса источника прерывания.

			6) Выходы:

			* RA - сигнал запроса сбоя;
			* IRQ - сигнал запроса прерывания;
			* ЗРПП - сигнал записи регистра признака прерывания и исключительного состояния (РПП);
			* ЗРИП - сигнал записи РИП;
			* РПП(0-3) - код прерываний и исключительных состояний;
			* 5РИП - сигнал сброса конкретного источника (в соответствии с кодом).

			1.9.2. Алгоритм работы БПР

			При поступлении в БПР сигналов прерываний - ловушек или сигналов нарушений-прекращений запускается БСБПР - по сигналу IT или PA соответственно. PA может возникать в любой момент выполнения команды, IT возникает лишь после окончания команды, перед выполнением следующей команды. БСБПР вырабатывает сигналы RA или IRQ , которые поступают на ПЛМ ДШК, ЗРИП, по которому производится запись в РИП всех имеющихся к этому времени запросов. В БРП, в соответствии с самым высокоприоритетным запросом, формируется код, который поступает на входы РПП (находящегося в блоке управления ПЗУ) и на входы ДШ КИП для последующего сброса источника запроса по сигналу РИП

			Запись в РПП производится сигналом ЗРПП, также выработанным БСБПА.

			Содержимое РПП затем используется микрокомандой перехода по регистру для выхода на конкретные микропрограммы обработки прерываний и исключительных состояний.

			В табл. 5 в графе "Код₁₆" приведены шестнадцатеричные коды аппаратных особых ситуаций.

			Приоритетность между прерываниями и ловушками в БПР принята следующая (в порядке убывания приоритетов):

			# Арифметические ловушки.
			# Прерывания контроллера.
			# Прерывания адаптера.
			# Ловушка трассы.

			На рис. 9 приведена временная диаграмма работы БПР.

			<center>
			[[Файл:1839VM1 TO Pic9.png\|500px]]
			</center>

			1.9.3. Алгоритм обработки прерываний и исключительных состояний

			Микропрограммная процедура обработки ситуаций сводится, в основном, к двум действиям:

			1) сохранению текущего состояния (PC(РНК), PSL , параметры (если нужно));

			2) формированию нового состояния (загрузка PC начальным адресом программы обработки особой ситуации, формирование нового PSL ).

			Более подробно эти два действия, и другие описаны в алгоритме обработки прерываний и исключительных состояний на рис.10.

			<center>
			[[Файл:1839VM1 TO Pic10.png\|600px]]
			</center>

	== 1.12. Система микрокоманд ==		== 1.12. Система микрокоманд ==

Panther: /* 1.7. Различия между прерываниями и исключительными состояниями */

2026-04-16T13:56:14Z

1.7. Различия между прерываниями и исключительными состояниями

← Предыдущая версия		Версия от 16:56, 16 апреля 2026
Строка 649:		Строка 649:

	8) Вследствие асинхронного характера условие прерывания всегда фиксируется аппаратно и переход на соответствующую микропрограмму обработки осуществляется с помощью аппаратных средств. Для исключительного состояния, наряду с таким способом перехода на микропрограмму обработки, возможен и чисто микропрограммный переход. Это связано с синхронностью исключительных состояний - можно заранее определить точки в микропрограммах, из которых возможен переход на микропрограмму обработки соответствующего исключительного состояния.		8) Вследствие асинхронного характера условие прерывания всегда фиксируется аппаратно и переход на соответствующую микропрограмму обработки осуществляется с помощью аппаратных средств. Для исключительного состояния, наряду с таким способом перехода на микропрограмму обработки, возможен и чисто микропрограммный переход. Это связано с синхронностью исключительных состояний - можно заранее определить точки в микропрограммах, из которых возможен переход на микропрограмму обработки соответствующего исключительного состояния.


	== 1.8. Основные параметры прерываний и исключительных состояний ==		== 1.8. Основные параметры прерываний и исключительных состояний ==

Panther: 1.8

2026-04-16T13:55:58Z

1.8

Внесённые изменения

Panther: /* Регистры процессора */

2026-04-16T08:37:28Z

Регистры процессора

← Предыдущая версия		Версия от 11:37, 16 апреля 2026
Строка 1230:		Строка 1230:
	+----------+-----------+------------------------+---------------+ \|		+----------+-----------+------------------------+---------------+ \|
	\| БО \| 1F \| Буферный регистр \| ч на X,ȳ / \| \|		\| БО \| 1F \| Буферный регистр \| ч на X,ȳ / \| \|
	\| \| \| данных \| з с X,ȳ; МД \| \|		\| \| \| данных (БРД) \| з с X,ȳ; МД \| \|
	+----------+-----------+------------------------+---------------+-----------+		+----------+-----------+------------------------+---------------+-----------+
	</pre>		</pre>

Panther: /* ФМК */

2026-04-16T08:30:15Z

ФМК

← Предыдущая версия		Версия от 11:30, 16 апреля 2026
Строка 678:		Строка 678:
	\| 0 \| 0 \| Одноадресная ОБ \| MA \|		\| 0 \| 0 \| Одноадресная ОБ \| MA \|
	+-----+------+----------------------------------------------+-------------+		+-----+------+----------------------------------------------+-------------+
	\| 0 \| I \| Двухадресная ОБ \| MB \|		\| 0 \| 1 \| Двухадресная ОБ \| MB \|
	+-----+------+----------------------------------------------+-------------+		+-----+------+----------------------------------------------+-------------+
	\| I \| 0 \| Трехадресная ОБ \| MC \|		\| I \| 0 \| Трехадресная ОБ \| MC \|