Ириша/Модуль контроллера НГМД RTV*001.89 ТО - История изменений

Panther в 08:40, 1 апреля 2026

2026-04-01T08:40:22Z

← Предыдущая версия		Версия от 11:40, 1 апреля 2026
Строка 20:		Строка 20:
	= 1. Назначение и основные технические характеристики модуля контроллера НГМД «RTV*001.89» =		= 1. Назначение и основные технические характеристики модуля контроллера НГМД «RTV*001.89» =

	1.1. Модуль контроллера накопителей на гибких магнитных дисках (НГМД) «RTV*001.89» предназначен для оснащения ПЭВМ ~~«ИРША»~~ или её модификаций накопителями на гибких магнитных дисках.		1.1. Модуль контроллера накопителей на гибких магнитных дисках (НГМД) «RTV*001.89» предназначен для оснащения ПЭВМ «ИРИША» или её модификаций накопителями на гибких магнитных дисках.

	1.2. Модуль позволяет работать с одно- или двухсторонними механизмами НГМД, имеющими стандартный интерфейс SHUGART. Одновременно контроллер может обслуживать до 2-х накопителей 133 мм и 75 мм формата, обеспечивающих двойную плотность записи (MFM).		1.2. Модуль позволяет работать с одно- или двухсторонними механизмами НГМД, имеющими стандартный интерфейс SHUGART. Одновременно контроллер может обслуживать до 2-х накопителей 133 мм и 75 мм формата, обеспечивающих двойную плотность записи (MFM).

Panther: /* 2. Порядок установки модуля контроллера в ПЭВМ и работа с ним */

2026-04-01T08:26:53Z

2. Порядок установки модуля контроллера в ПЭВМ и работа с ним

← Предыдущая версия		Версия от 11:26, 1 апреля 2026
Строка 189:		Строка 189:
	2.7. При включении машины состояние регистрового файла неопределено и информация в нем должна быть сформирована стартовой программой инициализации. Чтобы не было ложных включений памяти при "холодном" старте, специальная схема блокирует работу памяти модуля до первого обращения к дополнительному регистру управления с адресом 38Н. Программа начального старта должна сначала записать в файл управления необходимую информацию, а затем включить память модуля в работу, записав байт управления в регистр с адресом 38Н. Информация в регистровой файл может как записываться, так считываться из него.		2.7. При включении машины состояние регистрового файла неопределено и информация в нем должна быть сформирована стартовой программой инициализации. Чтобы не было ложных включений памяти при "холодном" старте, специальная схема блокирует работу памяти модуля до первого обращения к дополнительному регистру управления с адресом 38Н. Программа начального старта должна сначала записать в файл управления необходимую информацию, а затем включить память модуля в работу, записав байт управления в регистр с адресом 38Н. Информация в регистровой файл может как записываться, так считываться из него.

	2.8. При использовании модуля в составе ПЭВМ "~~ИРША~~-М" с операционной системой СР/М 2.2 память модуля размещается в первой странице с адресом 10000Н до 1FFFFH. Поскольку размер этой страницы равен 64 К байт, для работы с полным объемом памяти используется внутреннее переключение банков путем перезаписи содержимого файла управления.		2.8. При использовании модуля в составе ПЭВМ "ИРИША-М" с операционной системой СР/М 2.2 память модуля размещается в первой странице с адресом 10000Н до 1FFFFH. Поскольку размер этой страницы равен 64 К байт, для работы с полным объемом памяти используется внутреннее переключение банков путем перезаписи содержимого файла управления.

			<hr/>
			Замечание от Emuverse:

			В реальности имеет смысл адресовать только регистры 24H—27H, так как только страница 1 полного адресного пространства доступна для свободного использования. Страница 0 принадлежит ПЗУ BIOS, 2 — основная память на видеоконтроллере, то есть использование этих страниц приведет к конфликту с другими устройствами. 3 — не используется в стандартной прошивке ПЗУ диспетчера памяти и на шине не может быть получена без замены этого ПЗУ.
			<hr/>

	2.9. Для работы с ОЗУ емкостью до 512 Кбайт модуль содержит дополнительный регистр - регистр выбора подбанка (адрес - 39Н), при помощи которого внутри выбранного банка памяти организуются 4 подбанка размером 64 К байт. Указанный регистр доступен как для записи, так и для чтения.		2.9. Для работы с ОЗУ емкостью до 512 Кбайт модуль содержит дополнительный регистр - регистр выбора подбанка (адрес - 39Н), при помощи которого внутри выбранного банка памяти организуются 4 подбанка размером 64 К байт. Указанный регистр доступен как для записи, так и для чтения.

Panther: cat

2026-04-01T07:06:25Z

cat

← Предыдущая версия		Версия от 10:06, 1 апреля 2026
Строка 428:		Строка 428:

	Контроль чётности не даёт абсолютной гарантии правильности считанной информации, однако существенно уменьшает вероятность искажений. Тем не менее, при установке микросхем памяти обязательно необходимо проверить их исправность с помощью тестовой программы, для чего обратитесь к поставщику ПЭВМ.		Контроль чётности не даёт абсолютной гарантии правильности считанной информации, однако существенно уменьшает вероятность искажений. Тем не менее, при установке микросхем памяти обязательно необходимо проверить их исправность с помощью тестовой программы, для чего обратитесь к поставщику ПЭВМ.

			[[Категория:Ириша]]

Panther: Отмена правки 4099, сделанной Panther (обсуждение)

2026-03-31T20:40:19Z

Отмена правки 4099, сделанной Panther (обсуждение)

← Предыдущая версия		Версия от 23:40, 31 марта 2026
Строка 264:		Строка 264:
	Особенность динамической памяти является то, что её содержимое необходимо периодически регенерировать. Этот процесс реализуется либо выполнением 128 циклов чтения за 1 или 2 мс с перебором всех адресов столбцов, либо выполнением такого же числа циклов, но без подачи сигнала CAS. Время регенерации определеяется быстродействием микросхем примененной памяти. Для микросхем с последней буквой "Д" эта время составляет 1 мс, для всех остальных типов оно равно 2 мс. Регенерация можно производить лавинно, когда последовательно выполняются все циклы с исключением возможности доступа к памяти со стороны внешних устройств или распределенно, когда циклы регенерации вставляются между циклами обращения к памяти. В последнем случае, учитывая, что процессор не обращается к памяти в каждом возможном его цикле, прозрачность доступа может быть обеспечена максимально возможной. Среднее время между циклами регенерации во втором случае должно быть около 8 мкс для микросхем с 1 мс временем регенерации и около 16 мкс для остальных типов микросхем. В описываемом модуле используется более прогрессивный второй принцип регенерации. Переключение времени регенерации производится перестановкой перемычек П13 и П12.		Особенность динамической памяти является то, что её содержимое необходимо периодически регенерировать. Этот процесс реализуется либо выполнением 128 циклов чтения за 1 или 2 мс с перебором всех адресов столбцов, либо выполнением такого же числа циклов, но без подачи сигнала CAS. Время регенерации определеяется быстродействием микросхем примененной памяти. Для микросхем с последней буквой "Д" эта время составляет 1 мс, для всех остальных типов оно равно 2 мс. Регенерация можно производить лавинно, когда последовательно выполняются все циклы с исключением возможности доступа к памяти со стороны внешних устройств или распределенно, когда циклы регенерации вставляются между циклами обращения к памяти. В последнем случае, учитывая, что процессор не обращается к памяти в каждом возможном его цикле, прозрачность доступа может быть обеспечена максимально возможной. Среднее время между циклами регенерации во втором случае должно быть около 8 мкс для микросхем с 1 мс временем регенерации и около 16 мкс для остальных типов микросхем. В описываемом модуле используется более прогрессивный второй принцип регенерации. Переключение времени регенерации производится перестановкой перемычек П13 и П12.

	3.3.3. Указанные особенности БИС динамической памяти требуют для их работы специальной схемы ~~обновления~~, задающей временные соотношения между сигналами синхронизации и управления. Обычно такую схему называют контроллером ОЗУ. Контроллер ОЗУ, кроме указанной выше функции, осуществляет арбитраж между запросами на регенерацию и обмен информацией с внешней магистралью.		3.3.3. Указанные особенности БИС динамической памяти требуют для их работы специальной схемы обрамления, задающей временные соотношения между сигналами синхронизации и управления. Обычно такую схему называют контроллером ОЗУ. Контроллер ОЗУ, кроме указанной выше функции, осуществляет арбитраж между запросами на регенерацию и обмен информацией с внешней магистралью.

	3.3.4. Контроллер ОЗУ включает в себя четыре триггера управления (микросхемы D37 и D39), сдвиговый регистр (микросхемы D35 и D36), таймер регенерации D47 и некоторую логику обрамления. Он работает следующим образом: при отсутствии обращений триггер запроса находится в неактивном состоянии, а его низкий выходной уровень блокирует по входу «Сброс» работу сдвигового регистра D35 и D36, задающего временные сдвиги между сигналами синхронизации. Запросы цикла памяти поступают либо от триггера запроса (сигнал MEM), либо от таймера регенерации (сигнал RFSH). При получении какого-либо запроса по заднему фронту тактирующего сигнала CLC16M активируется триггер запроса, снимается сигнал «Сброс» со сдвигового регистра и начинается выполнение цикла памяти. Одновременно триггер типа цикла D37-2 фиксирует, какой именно цикл должен выполняться: цикл памяти или цикл регенерации. Во время исполнения цикла памяти сигнал синхронизации на триггер типа цикла не подается, и таким образом изменение его состояния в этот период блокировано. После снятия блокирующего сигнала со сдвигового регистра в него по каждому положительному фронту тактирующего сигнала CLC16M начинает «вдвигаться» логическая единица. По мере заполнения регистра единицами формируются необходимые сигналы управления и синхронизации. После восьми тактирующих импульсов сигнал с выхода сдвигового регистра сбрасывает триггер запроса, обнуляет сдвиговый регистр, и цикл памяти завершается. Временная диаграмма, иллюстрирующая этот процесс, приведена на рис. 3.4.		3.3.4. Контроллер ОЗУ включает в себя четыре триггера управления (микросхемы D37 и D39), сдвиговый регистр (микросхемы D35 и D36), таймер регенерации D47 и некоторую логику обрамления. Он работает следующим образом: при отсутствии обращений триггер запроса находится в неактивном состоянии, а его низкий выходной уровень блокирует по входу «Сброс» работу сдвигового регистра D35 и D36, задающего временные сдвиги между сигналами синхронизации. Запросы цикла памяти поступают либо от триггера запроса (сигнал MEM), либо от таймера регенерации (сигнал RFSH). При получении какого-либо запроса по заднему фронту тактирующего сигнала CLC16M активируется триггер запроса, снимается сигнал «Сброс» со сдвигового регистра и начинается выполнение цикла памяти. Одновременно триггер типа цикла D37-2 фиксирует, какой именно цикл должен выполняться: цикл памяти или цикл регенерации. Во время исполнения цикла памяти сигнал синхронизации на триггер типа цикла не подается, и таким образом изменение его состояния в этот период блокировано. После снятия блокирующего сигнала со сдвигового регистра в него по каждому положительному фронту тактирующего сигнала CLC16M начинает «вдвигаться» логическая единица. По мере заполнения регистра единицами формируются необходимые сигналы управления и синхронизации. После восьми тактирующих импульсов сигнал с выхода сдвигового регистра сбрасывает триггер запроса, обнуляет сдвиговый регистр, и цикл памяти завершается. Временная диаграмма, иллюстрирующая этот процесс, приведена на рис. 3.4.

Panther: /* 3.3. Узел ОЗУ модуля */ typo

2026-03-31T20:39:49Z

3.3. Узел ОЗУ модуля: typo

← Предыдущая версия		Версия от 23:39, 31 марта 2026
Строка 264:		Строка 264:
	Особенность динамической памяти является то, что её содержимое необходимо периодически регенерировать. Этот процесс реализуется либо выполнением 128 циклов чтения за 1 или 2 мс с перебором всех адресов столбцов, либо выполнением такого же числа циклов, но без подачи сигнала CAS. Время регенерации определеяется быстродействием микросхем примененной памяти. Для микросхем с последней буквой "Д" эта время составляет 1 мс, для всех остальных типов оно равно 2 мс. Регенерация можно производить лавинно, когда последовательно выполняются все циклы с исключением возможности доступа к памяти со стороны внешних устройств или распределенно, когда циклы регенерации вставляются между циклами обращения к памяти. В последнем случае, учитывая, что процессор не обращается к памяти в каждом возможном его цикле, прозрачность доступа может быть обеспечена максимально возможной. Среднее время между циклами регенерации во втором случае должно быть около 8 мкс для микросхем с 1 мс временем регенерации и около 16 мкс для остальных типов микросхем. В описываемом модуле используется более прогрессивный второй принцип регенерации. Переключение времени регенерации производится перестановкой перемычек П13 и П12.		Особенность динамической памяти является то, что её содержимое необходимо периодически регенерировать. Этот процесс реализуется либо выполнением 128 циклов чтения за 1 или 2 мс с перебором всех адресов столбцов, либо выполнением такого же числа циклов, но без подачи сигнала CAS. Время регенерации определеяется быстродействием микросхем примененной памяти. Для микросхем с последней буквой "Д" эта время составляет 1 мс, для всех остальных типов оно равно 2 мс. Регенерация можно производить лавинно, когда последовательно выполняются все циклы с исключением возможности доступа к памяти со стороны внешних устройств или распределенно, когда циклы регенерации вставляются между циклами обращения к памяти. В последнем случае, учитывая, что процессор не обращается к памяти в каждом возможном его цикле, прозрачность доступа может быть обеспечена максимально возможной. Среднее время между циклами регенерации во втором случае должно быть около 8 мкс для микросхем с 1 мс временем регенерации и около 16 мкс для остальных типов микросхем. В описываемом модуле используется более прогрессивный второй принцип регенерации. Переключение времени регенерации производится перестановкой перемычек П13 и П12.

	3.3.3. Указанные особенности БИС динамической памяти требуют для их работы специальной схемы ~~обрамления~~, задающей временные соотношения между сигналами синхронизации и управления. Обычно такую схему называют контроллером ОЗУ. Контроллер ОЗУ, кроме указанной выше функции, осуществляет арбитраж между запросами на регенерацию и обмен информацией с внешней магистралью.		3.3.3. Указанные особенности БИС динамической памяти требуют для их работы специальной схемы обновления, задающей временные соотношения между сигналами синхронизации и управления. Обычно такую схему называют контроллером ОЗУ. Контроллер ОЗУ, кроме указанной выше функции, осуществляет арбитраж между запросами на регенерацию и обмен информацией с внешней магистралью.

	3.3.4. Контроллер ОЗУ включает в себя четыре триггера управления (микросхемы D37 и D39), сдвиговый регистр (микросхемы D35 и D36), таймер регенерации D47 и некоторую логику обрамления. Он работает следующим образом: при отсутствии обращений триггер запроса находится в неактивном состоянии, а его низкий выходной уровень блокирует по входу «Сброс» работу сдвигового регистра D35 и D36, задающего временные сдвиги между сигналами синхронизации. Запросы цикла памяти поступают либо от триггера запроса (сигнал MEM), либо от таймера регенерации (сигнал RFSH). При получении какого-либо запроса по заднему фронту тактирующего сигнала CLC16M активируется триггер запроса, снимается сигнал «Сброс» со сдвигового регистра и начинается выполнение цикла памяти. Одновременно триггер типа цикла D37-2 фиксирует, какой именно цикл должен выполняться: цикл памяти или цикл регенерации. Во время исполнения цикла памяти сигнал синхронизации на триггер типа цикла не подается, и таким образом изменение его состояния в этот период блокировано. После снятия блокирующего сигнала со сдвигового регистра в него по каждому положительному фронту тактирующего сигнала CLC16M начинает «вдвигаться» логическая единица. По мере заполнения регистра единицами формируются необходимые сигналы управления и синхронизации. После восьми тактирующих импульсов сигнал с выхода сдвигового регистра сбрасывает триггер запроса, обнуляет сдвиговый регистр, и цикл памяти завершается. Временная диаграмма, иллюстрирующая этот процесс, приведена на рис. 3.4.		3.3.4. Контроллер ОЗУ включает в себя четыре триггера управления (микросхемы D37 и D39), сдвиговый регистр (микросхемы D35 и D36), таймер регенерации D47 и некоторую логику обрамления. Он работает следующим образом: при отсутствии обращений триггер запроса находится в неактивном состоянии, а его низкий выходной уровень блокирует по входу «Сброс» работу сдвигового регистра D35 и D36, задающего временные сдвиги между сигналами синхронизации. Запросы цикла памяти поступают либо от триггера запроса (сигнал MEM), либо от таймера регенерации (сигнал RFSH). При получении какого-либо запроса по заднему фронту тактирующего сигнала CLC16M активируется триггер запроса, снимается сигнал «Сброс» со сдвигового регистра и начинается выполнение цикла памяти. Одновременно триггер типа цикла D37-2 фиксирует, какой именно цикл должен выполняться: цикл памяти или цикл регенерации. Во время исполнения цикла памяти сигнал синхронизации на триггер типа цикла не подается, и таким образом изменение его состояния в этот период блокировано. После снятия блокирующего сигнала со сдвигового регистра в него по каждому положительному фронту тактирующего сигнала CLC16M начинает «вдвигаться» логическая единица. По мере заполнения регистра единицами формируются необходимые сигналы управления и синхронизации. После восьми тактирующих импульсов сигнал с выхода сдвигового регистра сбрасывает триггер запроса, обнуляет сдвиговый регистр, и цикл памяти завершается. Временная диаграмма, иллюстрирующая этот процесс, приведена на рис. 3.4.

Panther: /* 2. Порядок установки модуля контроллера в ПЭВМ и работа с ним */ typo

2026-03-31T17:50:06Z

2. Порядок установки модуля контроллера в ПЭВМ и работа с ним: typo

← Предыдущая версия		Версия от 20:50, 31 марта 2026
Строка 94:		Строка 94:
	2.1. Для монтажа модуля контроллера «RTV*001.89» в ПЭВМ необходимо вынуть его из упаковки, проверить правильность установки перемычек и микросхем ПЗУ, а затем установить модуль в системный блок ПЭВМ на любое свободное место, зафиксировав его винтами.		2.1. Для монтажа модуля контроллера «RTV*001.89» в ПЭВМ необходимо вынуть его из упаковки, проверить правильность установки перемычек и микросхем ПЗУ, а затем установить модуль в системный блок ПЭВМ на любое свободное место, зафиксировав его винтами.

	2.2. Заводом-изготовителем модуль поставляется настроенным с помощью перемычек на работу со 133 мм НГМД с двойной плотностью записи. Перемычки выбора типа микросхем памяти ПЗУ должны быть настроены на работу с микросхемами К573РФ4 или К573РФ6 или их зарубежным аналогом I2764. Число рабочих сторон и ~~дорожеек~~ на диске от типа поставляемого дисковода и указывается в сертификате на панели модуля.		2.2. Заводом-изготовителем модуль поставляется настроенным с помощью перемычек на работу со 133 мм НГМД с двойной плотностью записи. Перемычки выбора типа микросхем памяти ПЗУ должны быть настроены на работу с микросхемами К573РФ4 или К573РФ6 или их зарубежным аналогом I2764. Число рабочих сторон и дорожек на диске от типа поставляемого дисковода и указывается в сертификате на панели модуля.

	2.3. Схема расположения перемычек на модуле показана на рис. 2.1. Они показаны в таком положении, в каком должны находиться после выпуска и настройки модуля изготовителем. В розетке Х6 должна быть установлена микросхема D52 (К573РФ4 или К573РФ6)с "прошитой" в нее программной ядра операционной системы RTVCP/M 20.		2.3. Схема расположения перемычек на модуле показана на рис. 2.1. Они показаны в таком положении, в каком должны находиться после выпуска и настройки модуля изготовителем. В розетке Х6 должна быть установлена микросхема D52 (К573РФ4 или К573РФ6)с "прошитой" в нее программной ядра операционной системы RTVCP/M 20.
Строка 100:		Строка 100:
	2.4. Для разбора порядка работы с модулем контроллера НГМД рассмотрим его внутреннюю организацию, показанную на функциональной схеме, которая приведена на рис. 2.2.		2.4. Для разбора порядка работы с модулем контроллера НГМД рассмотрим его внутреннюю организацию, показанную на функциональной схеме, которая приведена на рис. 2.2.

	2.5. Модуль содержит в своем составе интерфейсный узел с расширенным ПЗУ, узел ОЗУ и узел собственно контроллера НГМД. Со стороны процессора модуль ~~предстален~~ как набор на 26 регистров в области адресов ввода-вывода системной магистрали (20Н-39Н) и как один или несколько банков памяти протяженностью до 64 К байт. Назначение адресов ввода-вывода приведено в таблице 2.1.		2.5. Модуль содержит в своем составе интерфейсный узел с расширенным ПЗУ, узел ОЗУ и узел собственно контроллера НГМД. Со стороны процессора модуль представлен как набор на 26 регистров в области адресов ввода-вывода системной магистрали (20Н-39Н) и как один или несколько банков памяти протяженностью до 64 К байт. Назначение адресов ввода-вывода приведено в таблице 2.1.

	2.6. Селектор адресов памяти выполнен на базе БИС 2-х входового ОЗУ, представляющего собой с точки зрения программиста, регистровый файл из 16-ти четырехбитных регистров (рабочие адреса - 20Н - 2FH). Лог. "0" в любом из битов означает включение в работу одного из банков ОЗУ или ПЗУ. Естественно, ситуация, при которой в любом из регистров содержится более одного логического нуля, является ошибочной и должна быть исключена при работе с модулем. Номер каждого из регистров отвечает за определенный сегмент памяти системной магистрали. Так: регистр с адресом 20Н отвечает за страницу памяти системной магистрали в нулевой странице, начиная с адреса 0000Н до 3FFFH. Упрощенная схема регистра показана на рис. 2.3.		2.6. Селектор адресов памяти выполнен на базе БИС 2-х входового ОЗУ, представляющего собой с точки зрения программиста, регистровый файл из 16-ти четырехбитных регистров (рабочие адреса - 20Н - 2FH). Лог. "0" в любом из битов означает включение в работу одного из банков ОЗУ или ПЗУ. Естественно, ситуация, при которой в любом из регистров содержится более одного логического нуля, является ошибочной и должна быть исключена при работе с модулем. Номер каждого из регистров отвечает за определенный сегмент памяти системной магистрали. Так: регистр с адресом 20Н отвечает за страницу памяти системной магистрали в нулевой странице, начиная с адреса 0000Н до 3FFFH. Упрощенная схема регистра показана на рис. 2.3.

Panther: /* ПРИЛОЖЕНИЕ 1 */

2026-03-31T17:33:59Z

ПРИЛОЖЕНИЕ 1

← Предыдущая версия		Версия от 20:33, 31 марта 2026
Строка 342:		Строка 342:

	= ПРИЛОЖЕНИЕ 1 =		= ПРИЛОЖЕНИЕ 1 =

			<center>
			[[Файл:RTV-01-89 APP-1.jpg\|500px]]
			</center>

	= ПРИЛОЖЕНИЕ 2. Рекомендации по монтажу модуля КНГМД =		= ПРИЛОЖЕНИЕ 2. Рекомендации по монтажу модуля КНГМД =

Panther: /* 3.2 Узел контроллера НГМД */

2026-03-31T17:32:23Z

3.2 Узел контроллера НГМД

← Предыдущая версия		Версия от 20:32, 31 марта 2026
Строка 254:		Строка 254:
	3.2.7. Выбор накопителя и выбор рабочей стороны диска производится через дополнительный регистр управления D71 (адрес обращения 38Н - см. рис. 2.5). Поскольку многие типы накопителей не имеют возможности индикации состояния, когда двигатель накопителя включён, а индицируют только выбор накопителя, то соответствующие сигналы выбора стробируются на выходных формирователях D62 сигналом включения мотора MOT.ON. Таким образом, сигналы выбора накопителя активны только при обращении к диску.		3.2.7. Выбор накопителя и выбор рабочей стороны диска производится через дополнительный регистр управления D71 (адрес обращения 38Н - см. рис. 2.5). Поскольку многие типы накопителей не имеют возможности индикации состояния, когда двигатель накопителя включён, а индицируют только выбор накопителя, то соответствующие сигналы выбора стробируются на выходных формирователях D62 сигналом включения мотора MOT.ON. Таким образом, сигналы выбора накопителя активны только при обращении к диску.

	3.2.8. Контроллер «RTV001.89» имеет ряд отличий от аналогичного модуля контроллера «RTV070.87» в котором описываемый узел выполнен на базе БИС WD2793 импортного производства. Контроллер «RTV001.89» в отличие от контроллера «RTV070.87», работающего со всеми типами дисков, может обслуживать только два накопителя на 133 мм или 75 мм дисках. Он работает только с двойной плотностью записи на диск (MFM). Однако, указанные ограничения, не сказываются на эксплуатационных характеристиках стандартных комплектов ПЭВМ "~~ИРША~~-М".		3.2.8. Контроллер «RTV001.89» имеет ряд отличий от аналогичного модуля контроллера «RTV070.87» в котором описываемый узел выполнен на базе БИС WD2793 импортного производства. Контроллер «RTV001.89» в отличие от контроллера «RTV070.87», работающего со всеми типами дисков, может обслуживать только два накопителя на 133 мм или 75 мм дисках. Он работает только с двойной плотностью записи на диск (MFM). Однако, указанные ограничения, не сказываются на эксплуатационных характеристиках стандартных комплектов ПЭВМ "ИРИША-М".

	== 3.3. Узел ОЗУ модуля ==		== 3.3. Узел ОЗУ модуля ==

Panther: /* 3. Устройство и работа модуля */

2026-03-31T17:24:05Z

3. Устройство и работа модуля

← Предыдущая версия		Версия от 20:24, 31 марта 2026
Строка 213:		Строка 213:
	3.1. В модуле контроллера «RTV*001.89» можно выделить три основные части:		3.1. В модуле контроллера «RTV*001.89» можно выделить три основные части:

	- узел контроллера НГМД;		* узел контроллера НГМД;
	- узел оперативной памяти;		* узел оперативной памяти;
	- интерфейсная часть с дополнительным ПЗУ.		* интерфейсная часть с дополнительным ПЗУ.

	Информационное взаимодействие узлов между собой осуществляется через внутреннюю магистраль.		Информационное взаимодействие узлов между собой осуществляется через внутреннюю магистраль.
Строка 222:		Строка 222:

	3.2.1. Узел контроллера НГМД выполнен на базе БИС КР1818ВГ93 (аналог микросхемы WD1793 фирмы Western Digital). Упрощённая схема узла приведена на рис. 3.1.		3.2.1. Узел контроллера НГМД выполнен на базе БИС КР1818ВГ93 (аналог микросхемы WD1793 фирмы Western Digital). Упрощённая схема узла приведена на рис. 3.1.

			<center>
			[[Файл:RTV-01-89 3-1.jpg\|400px]]
			</center>

	3.2.2. БИС КР1818ВГ93 содержит все необходимое для управления работой маханизмами накопителей и цепи, выполняющие преобразование потока байтов данных из ЭВМ в соответствующую последовательность битов для записи на диск, а также цепи обратного преобразования. БИС позволяет работать как с одинарной (FM), так и с двойной плотностью записи (MFM), но в данной конкретной реализации БИС КНГМД используется только в режиме с двойной плотностью записи (MFM). Однако, для работы БИС требуются внешние схемы сепаратора данных и прекомпенсации, цепи выбора накопителя и рабочей стороны диска.		3.2.2. БИС КР1818ВГ93 содержит все необходимое для управления работой маханизмами накопителей и цепи, выполняющие преобразование потока байтов данных из ЭВМ в соответствующую последовательность битов для записи на диск, а также цепи обратного преобразования. БИС позволяет работать как с одинарной (FM), так и с двойной плотностью записи (MFM), но в данной конкретной реализации БИС КНГМД используется только в режиме с двойной плотностью записи (MFM). Однако, для работы БИС требуются внешние схемы сепаратора данных и прекомпенсации, цепи выбора накопителя и рабочей стороны диска.
Строка 237:		Строка 241:
	Рис. 3.2 поясняет работу схемы сепаратора данных.		Рис. 3.2 поясняет работу схемы сепаратора данных.

	~~Рис.~~ 3.2.		<center>
			[[Файл:RTV-01-89 3-2.jpg\|400px]]
			</center>

	3.2.5. Схема прекомпенсации работает при записи информации на диск. Она выполнена на сдвиговом регистре D66 и элементах D56.1 и D57.1. Управление работой схемы осуществляется самой БИС КНГМД с помощью сигналов SR (выход 18) и SL (выход 17). При высоком уровне сигнала SR положение информационного импульса в выходном потоке задерживается в зависимости от положения перемычек П20, П21 и П22 на 125-250 или 500 нс, соответственно. При высоком уровне на выходе SL дополнительный импульс выдается на аналогичное время раньше. Если оба сигнала неактивны, то изменение положения импульса не производится.		3.2.5. Схема прекомпенсации работает при записи информации на диск. Она выполнена на сдвиговом регистре D66 и элементах D56.1 и D57.1. Управление работой схемы осуществляется самой БИС КНГМД с помощью сигналов SR (выход 18) и SL (выход 17). При высоком уровне сигнала SR положение информационного импульса в выходном потоке задерживается в зависимости от положения перемычек П20, П21 и П22 на 125-250 или 500 нс, соответственно. При высоком уровне на выходе SL дополнительный импульс выдается на аналогичное время раньше. Если оба сигнала неактивны, то изменение положения импульса не производится.
Строка 245:		Строка 251:
	3.2.6. БИС КНГМД вырабатывает сигнал для включения двигателя накопителя HLD (выход 28). Этот сигнал запускает одновибратор задержки D70-1, блокирующий через ввод HLT (вывод 23) БИС отработку алгоритма выполнения команды на время разгона двигателя. Двигатель включается сразу же при получении команды, но одновибратором D70-2 удерживается во включенном состояния еще 2-3 сек. Если за этот промежуток времени обращения к диску не было, то его двигатель выключается. В противном случае - одновибратор перезапускается и двигатель остается во включенном состояния. В запущенном состоянии одновибратор D70-2 блокирует одновибратор задержки D70.1 на время разгона двигателя, что обеспечивает максимальную скорость работы с диском. Таким образом, при частых обращениях к диску двигатель его механизма постоянно включен и никаких дополнительных задержек не возникает.		3.2.6. БИС КНГМД вырабатывает сигнал для включения двигателя накопителя HLD (выход 28). Этот сигнал запускает одновибратор задержки D70-1, блокирующий через ввод HLT (вывод 23) БИС отработку алгоритма выполнения команды на время разгона двигателя. Двигатель включается сразу же при получении команды, но одновибратором D70-2 удерживается во включенном состояния еще 2-3 сек. Если за этот промежуток времени обращения к диску не было, то его двигатель выключается. В противном случае - одновибратор перезапускается и двигатель остается во включенном состояния. В запущенном состоянии одновибратор D70-2 блокирует одновибратор задержки D70.1 на время разгона двигателя, что обеспечивает максимальную скорость работы с диском. Таким образом, при частых обращениях к диску двигатель его механизма постоянно включен и никаких дополнительных задержек не возникает.
	Кроме того, указанная схема уменьшает число разгонов двигателя, при которых потребляется повышенный ток.		Кроме того, указанная схема уменьшает число разгонов двигателя, при которых потребляется повышенный ток.

	~~Рис. 3.4.~~

	3.2.7. Выбор накопителя и выбор рабочей стороны диска производится через дополнительный регистр управления D71 (адрес обращения 38Н - см. рис. 2.5). Поскольку многие типы накопителей не имеют возможности индикации состояния, когда двигатель накопителя включён, а индицируют только выбор накопителя, то соответствующие сигналы выбора стробируются на выходных формирователях D62 сигналом включения мотора MOT.ON. Таким образом, сигналы выбора накопителя активны только при обращении к диску.		3.2.7. Выбор накопителя и выбор рабочей стороны диска производится через дополнительный регистр управления D71 (адрес обращения 38Н - см. рис. 2.5). Поскольку многие типы накопителей не имеют возможности индикации состояния, когда двигатель накопителя включён, а индицируют только выбор накопителя, то соответствующие сигналы выбора стробируются на выходных формирователях D62 сигналом включения мотора MOT.ON. Таким образом, сигналы выбора накопителя активны только при обращении к диску.
Строка 263:		Строка 267:

	3.3.4. Контроллер ОЗУ включает в себя четыре триггера управления (микросхемы D37 и D39), сдвиговый регистр (микросхемы D35 и D36), таймер регенерации D47 и некоторую логику обрамления. Он работает следующим образом: при отсутствии обращений триггер запроса находится в неактивном состоянии, а его низкий выходной уровень блокирует по входу «Сброс» работу сдвигового регистра D35 и D36, задающего временные сдвиги между сигналами синхронизации. Запросы цикла памяти поступают либо от триггера запроса (сигнал MEM), либо от таймера регенерации (сигнал RFSH). При получении какого-либо запроса по заднему фронту тактирующего сигнала CLC16M активируется триггер запроса, снимается сигнал «Сброс» со сдвигового регистра и начинается выполнение цикла памяти. Одновременно триггер типа цикла D37-2 фиксирует, какой именно цикл должен выполняться: цикл памяти или цикл регенерации. Во время исполнения цикла памяти сигнал синхронизации на триггер типа цикла не подается, и таким образом изменение его состояния в этот период блокировано. После снятия блокирующего сигнала со сдвигового регистра в него по каждому положительному фронту тактирующего сигнала CLC16M начинает «вдвигаться» логическая единица. По мере заполнения регистра единицами формируются необходимые сигналы управления и синхронизации. После восьми тактирующих импульсов сигнал с выхода сдвигового регистра сбрасывает триггер запроса, обнуляет сдвиговый регистр, и цикл памяти завершается. Временная диаграмма, иллюстрирующая этот процесс, приведена на рис. 3.4.		3.3.4. Контроллер ОЗУ включает в себя четыре триггера управления (микросхемы D37 и D39), сдвиговый регистр (микросхемы D35 и D36), таймер регенерации D47 и некоторую логику обрамления. Он работает следующим образом: при отсутствии обращений триггер запроса находится в неактивном состоянии, а его низкий выходной уровень блокирует по входу «Сброс» работу сдвигового регистра D35 и D36, задающего временные сдвиги между сигналами синхронизации. Запросы цикла памяти поступают либо от триггера запроса (сигнал MEM), либо от таймера регенерации (сигнал RFSH). При получении какого-либо запроса по заднему фронту тактирующего сигнала CLC16M активируется триггер запроса, снимается сигнал «Сброс» со сдвигового регистра и начинается выполнение цикла памяти. Одновременно триггер типа цикла D37-2 фиксирует, какой именно цикл должен выполняться: цикл памяти или цикл регенерации. Во время исполнения цикла памяти сигнал синхронизации на триггер типа цикла не подается, и таким образом изменение его состояния в этот период блокировано. После снятия блокирующего сигнала со сдвигового регистра в него по каждому положительному фронту тактирующего сигнала CLC16M начинает «вдвигаться» логическая единица. По мере заполнения регистра единицами формируются необходимые сигналы управления и синхронизации. После восьми тактирующих импульсов сигнал с выхода сдвигового регистра сбрасывает триггер запроса, обнуляет сдвиговый регистр, и цикл памяти завершается. Временная диаграмма, иллюстрирующая этот процесс, приведена на рис. 3.4.

			<center>
			[[Файл:RTV-01-89 3-4.jpg\|400px]]
			</center>

	Запрос регенерации RFSH имеет более низкий приоритет по сравнению с запросом со стороны процессора, поэтому при одновременном поступлении обоих запросов сначала будет выполняться цикл памяти. Если какой-либо запрос поступает во время выполнения цикла, то арбитраж производится только по завершении текущего цикла памяти.		Запрос регенерации RFSH имеет более низкий приоритет по сравнению с запросом со стороны процессора, поэтому при одновременном поступлении обоих запросов сначала будет выполняться цикл памяти. Если какой-либо запрос поступает во время выполнения цикла, то арбитраж производится только по завершении текущего цикла памяти.

Panther: /* 2. Порядок установки модуля контроллера в ПЭВМ и работа с ним */

2026-03-31T17:14:24Z

2. Порядок установки модуля контроллера в ПЭВМ и работа с ним

← Предыдущая версия		Версия от 20:14, 31 марта 2026
Строка 186:		Строка 186:
	</center>		</center>


	~~<center>~~
	~~[[Файл:RTV-01-89 2-4.jpg\|400px]]~~
	~~</center>~~

	2.7. При включении машины состояние регистрового файла неопределено и информация в нем должна быть сформирована стартовой программой инициализации. Чтобы не было ложных включений памяти при "холодном" старте, специальная схема блокирует работу памяти модуля до первого обращения к дополнительному регистру управления с адресом 38Н. Программа начального старта должна сначала записать в файл управления необходимую информацию, а затем включить память модуля в работу, записав байт управления в регистр с адресом 38Н. Информация в регистровой файл может как записываться, так считываться из него.		2.7. При включении машины состояние регистрового файла неопределено и информация в нем должна быть сформирована стартовой программой инициализации. Чтобы не было ложных включений памяти при "холодном" старте, специальная схема блокирует работу памяти модуля до первого обращения к дополнительному регистру управления с адресом 38Н. Программа начального старта должна сначала записать в файл управления необходимую информацию, а затем включить память модуля в работу, записав байт управления в регистр с адресом 38Н. Информация в регистровой файл может как записываться, так считываться из него.
Строка 198:		Строка 194:

	2.10. Модуль контролирует информацию, записанную в ОЗУ по четности в каждой байте. При обнаружении ошибки включается триггер ошибки памяти, состояние этого триггера может быть считано из регистра с адресом 39Н (бит D7). Сброс триггера осуществляется при выполнении операции записи в регистр выбора подбанка, имеющий такой же адрес (39Н). Структура этого регистра показана на рис. 2.4.		2.10. Модуль контролирует информацию, записанную в ОЗУ по четности в каждой байте. При обнаружении ошибки включается триггер ошибки памяти, состояние этого триггера может быть считано из регистра с адресом 39Н (бит D7). Сброс триггера осуществляется при выполнении операции записи в регистр выбора подбанка, имеющий такой же адрес (39Н). Структура этого регистра показана на рис. 2.4.

			<center>
			[[Файл:RTV-01-89 2-4.jpg\|400px]]
			</center>

	2.11. Управление механизмом НГМД осуществляется БИС КНГМД. Работа с этим БИС осуществляется через 8 регистров, (рабочие адреса - 30Н-37Н), причем 6 из них имеют попарно одинаковые функции (30Н и 34Н; 31Н и 35Н; 32 и 36Н). Назначение регистров БИС КНГМД показано в табл. 2.1. Разница между регистрами с адресом 33Н и 37Н заключается в том, что при обращении к адресу 37Н запускается в работу система автосинхронизации обмена данными по получению сигналов DRQ и INTRQ от БИС КНГМД. Более подробно ознакомиться с назначением регистров можно в описании БИС КНГМД, приведённом в приложении А настоящего описания.		2.11. Управление механизмом НГМД осуществляется БИС КНГМД. Работа с этим БИС осуществляется через 8 регистров, (рабочие адреса - 30Н-37Н), причем 6 из них имеют попарно одинаковые функции (30Н и 34Н; 31Н и 35Н; 32 и 36Н). Назначение регистров БИС КНГМД показано в табл. 2.1. Разница между регистрами с адресом 33Н и 37Н заключается в том, что при обращении к адресу 37Н запускается в работу система автосинхронизации обмена данными по получению сигналов DRQ и INTRQ от БИС КНГМД. Более подробно ознакомиться с назначением регистров можно в описании БИС КНГМД, приведённом в приложении А настоящего описания.

	2.12. Кроме регистров БИС КНГМД, модуль имеет дополнительный регистр управления и вспомогательный регистр статуса. Их структура показана на рис. 2.5 и рис. 2.6. Через дополнительный регистр управления могут программироваться номер рабочего накопителя, номер стороны диска и некоторые другие функции.		2.12. Кроме регистров БИС КНГМД, модуль имеет дополнительный регистр управления и вспомогательный регистр статуса. Их структура показана на рис. 2.5 и рис. 2.6. Через дополнительный регистр управления могут программироваться номер рабочего накопителя, номер стороны диска и некоторые другие функции.

			<center>
			[[Файл:RTV-01-89 2-5.jpg\|400px]]
			</center>

	2.13. В настоящем техническом описании не рассматриваются вопросы о способах и форматах записи на магнитный диск, а также организация работы операционной системы СР/М с контроллером. С этими вопросами пользователь может ознакомиться самостоятельно в специальной литературе.		2.13. В настоящем техническом описании не рассматриваются вопросы о способах и форматах записи на магнитный диск, а также организация работы операционной системы СР/М с контроллером. С этими вопросами пользователь может ознакомиться самостоятельно в специальной литературе.