К1801ВП1-35 — различия между версиями

Материал из Emuverse
Перейти к: навигация, поиск
(1st version)
 
м
 
(не показаны 2 промежуточные версии этого же участника)
Строка 20: Строка 20:
 
}}
 
}}
 
== Устройство интерфейса с последовательной передачей данных (ИРПС) на К1801ВП1-035 ==
 
== Устройство интерфейса с последовательной передачей данных (ИРПС) на К1801ВП1-035 ==
Рассмотрим вопрос реализации ИРПС. В составе ЭВМ для связи про­цессора с удаленным устройством, в частности с пультовым термина­лом, используется последовательная передача данных. Для преобразо­вания параллельной информации в последовательную и наоборот при подключении к микроЭВМ «Электроника-60» периферийных устройств через ИРПС предназначена микросхема К1801ВП1-035.
+
Рассмотрим вопрос реализации [[ИРПС]]. В составе ЭВМ для связи про­цессора с удаленным устройством, в частности с пультовым термина­лом, используется последовательная передача данных. Для преобразо­вания параллельной информации в последовательную и наоборот при подключении к микроЭВМ «[[Электроника-60]]» периферийных устройств через ИРПС предназначена микросхема К1801ВП1-035.
  
 
Структурная схема БИС К1801ВП1-035 приведена на рис. 7.7, обозна­чение и наименование выводов даны в табл. 7.5. Начальная установка микросхемы производится подачей сигналов низкого уровня на входы INIT и DCLO.
 
Структурная схема БИС К1801ВП1-035 приведена на рис. 7.7, обозна­чение и наименование выводов даны в табл. 7.5. Начальная установка микросхемы производится подачей сигналов низкого уровня на входы INIT и DCLO.
  
 +
{| align=center
 +
|[[Файл:VP1-35-1.png|800px]]
 +
|valign=top style="padding-left: 50px;"|<center>[[Файл:VP1-35-2.png|250px]]</center>
 +
 +
<center>Рис 7.8. Условное графическое обозначение БИСМ К1801ВП1-035</center>
 +
|}
 
Микросхема К1801ВП1-035 содержит четыре регистра и два источ­ника адресов векторов прерывания. Адреса регистров и векторов объединены в четыре группы, которые указаны в табл. 7.6. Выбор групп адресов регистров и источников адресов векторов прерываний производится заданием комбинаций уровней на входах ACL0 и АСL1 соответственно: для группы 1 – 0 и 0, для группы 2 – 1 и 0, для груп­пы 3 – 0 и 1, для группы 4 – 1 и 1.
 
Микросхема К1801ВП1-035 содержит четыре регистра и два источ­ника адресов векторов прерывания. Адреса регистров и векторов объединены в четыре группы, которые указаны в табл. 7.6. Выбор групп адресов регистров и источников адресов векторов прерываний производится заданием комбинаций уровней на входах ACL0 и АСL1 соответственно: для группы 1 – 0 и 0, для группы 2 – 1 и 0, для груп­пы 3 – 0 и 1, для группы 4 – 1 и 1.
  
Строка 36: Строка 42:
 
На рис. 7.8 приведены условные графические обозначения К1801ВП1-035. Более подробно описание БИСМ изложено в [25].
 
На рис. 7.8 приведены условные графические обозначения К1801ВП1-035. Более подробно описание БИСМ изложено в [25].
  
<center>Таблица 7.5. Назначение выводов К1701ВП1-036</center>
+
<center>Таблица 7.5. Назначение выводов К1801ВП1-035</center>
  
 
{| class=border align=center
 
{| class=border align=center
Строка 140: Строка 146:
 
|-
 
|-
 
|30
 
|30
|NF
+
|NP
 
|Вход установки паритета
 
|Вход установки паритета
 
|-
 
|-
Строка 329: Строка 335:
 
|0
 
|0
 
|}
 
|}
Рис. 7.8. Условное графическое обо­значение БИСМ типа К1801ВП1-035
+
 
 +
 
 +
== Литература ==
 +
* {{книга
 +
|автор          = В. Г. Домрачев и др.
 +
|часть          =
 +
|заглавие      = Базовые матричные кристаллы и матричные БИС
 +
|оригинал      =
 +
|ссылка        = http://emuverse.ru/downloads/books/BMK_1992.pdf
 +
|ответственный  =
 +
|издание        =
 +
|место          =
 +
|издательство  = Энергоатомиздат
 +
|год            = 1992
 +
|том            =
 +
|страницы      =
 +
|страниц        =
 +
|серия          =
 +
|isbn          = 5-283-01597-1
 +
|тираж          =
 +
}}
 +
* {{книга
 +
|автор          = Н. Н. Аверьянов и др. / Под ред. В. А. Шахнова.
 +
|часть          =
 +
|заглавие      = Микропроцессоры и микропроцессорные комплекты интегральных микросхем: Справочник: В 2-х т.
 +
|оригинал      =
 +
|ссылка        = http://emuverse.ru/downloads/books/Shakhnov_MPK_1988_Vol_2.djv
 +
|ответственный  =
 +
|издание        =
 +
|место          =
 +
|издательство  = Радио и связь
 +
|год            = 1988
 +
|том            = 2
 +
|страницы      =
 +
|страниц        =
 +
|серия          =
 +
|isbn          =
 +
|тираж          =
 +
}}
 +
 
 
[[Категория:Контроллеры ввода-вывода]]
 
[[Категория:Контроллеры ввода-вывода]]

Текущая версия на 06:48, 5 декабря 2016

Red copyright.png Данный материал защищён авторскими правами!

Использование материала заявлено как добросовестное, исключительно для образовательных некоммерческих целей.

Источник: В. Г. Домрачев и др. Базовые матричные кристаллы и матричные БИС. — Энергоатомиздат, 1992. — ISBN 5-283-01597-1

Устройство интерфейса с последовательной передачей данных (ИРПС) на К1801ВП1-035

Рассмотрим вопрос реализации ИРПС. В составе ЭВМ для связи про­цессора с удаленным устройством, в частности с пультовым термина­лом, используется последовательная передача данных. Для преобразо­вания параллельной информации в последовательную и наоборот при подключении к микроЭВМ «Электроника-60» периферийных устройств через ИРПС предназначена микросхема К1801ВП1-035.

Структурная схема БИС К1801ВП1-035 приведена на рис. 7.7, обозна­чение и наименование выводов даны в табл. 7.5. Начальная установка микросхемы производится подачей сигналов низкого уровня на входы INIT и DCLO.

VP1-35-1.png
VP1-35-2.png
Рис 7.8. Условное графическое обозначение БИСМ К1801ВП1-035

Микросхема К1801ВП1-035 содержит четыре регистра и два источ­ника адресов векторов прерывания. Адреса регистров и векторов объединены в четыре группы, которые указаны в табл. 7.6. Выбор групп адресов регистров и источников адресов векторов прерываний производится заданием комбинаций уровней на входах ACL0 и АСL1 соответственно: для группы 1 – 0 и 0, для группы 2 – 1 и 0, для груп­пы 3 – 0 и 1, для группы 4 – 1 и 1.

Выбор форматов посылок по последовательному каналу произво­дится заданием комбинаций уровней на входах NB0 и NB1 соответ­ственно: для 8 бит – 1 и 1, для 7 бит – 0 и 1, для 5 бит – 0 (либо 1) и 0.

Скорость обмена по последовательному каналу изменяется дискрет­но от 50 до 19200 бод (бит/с) при тактовой частоте микросхемы 4608 кГц. Выбор скорости обмена производится заданием комбина­ций уровней на входах FR0-FR3 (их возможное сочетание приведе­но в табл. 7.7).

Следует отметить, что микросхема имеет выводы HALT, VIRQ и RPLY с открытым стоком, имеющим UOL низкого уровня. Для обес­печения на данных выходах высокого уровня необходимо между вы­ходом и шиной источника питания UCC (+5 В) включить резистор с номинальным значением, рассчитанным исходя из значения выходно­го тока логического 0 IOL (не более 3,2 мА).

Для работы БИС К1801ВП1-035 со специальными линиями типа ли­ний с токовыми петлями, телеграфным интерфейсом и т. п. необходи­мы специальные схемы сопряжения.

На рис. 7.8 приведены условные графические обозначения К1801ВП1-035. Более подробно описание БИСМ изложено в [25].

Таблица 7.5. Назначение выводов К1801ВП1-035
Номер Обозначение Наименование
1 CLC Вход тактовой частоты
2 EVNT Выход прерываний по таймеру
3-6 FR0-FR3 Вход выбора скорости обмена
7,8 NB0, NB1 Вход выбора формата
9 \\AD0 Вход-выход 0-го разряда адреса-данных системной маги­страли
10 \\AD1 Тоже 1-го разряда
11 \\AD2 Тоже 2-го разряда
12 \\AD3 Тоже 3-горазряда
13 \\AD4 То же 4-го разряда
14 \\AD5 То же 5-го разряда
15 \\AD6 То же 6-го разряда
16 \\AD7 То же 7-го разряда
17 \\AD8 Вход 8-го разряда адреса-данных системной магистрали
18 \\AD9 То же 9-го разряда
19 \\AD10 То же 10-го разряда
20 \\AD11 То же 11-го разряда
21 GND Общий
22 \\AD12 Вход-выход 12-го разряда адреса-данных системной маги­страли
23,24 ACL0, АСL1 Вход выбора адреса
25 \\AD15 Вход 15-го разряда адреса-данных системной магистрали
26 \\BS Вход сигнала выбора внешнего устройства системной ма­гистрали
27 \\TF Выход сигнала передатчика
28 \\IP Вход сигнала приемника
29 \\BSYD Вход сигнала занятости последовательного канала
30 NP Вход установки паритета
31 \\HALT Выход сигнала останова системной магистрали
32 PEV Вход установки четности или нечетности
33 \\IAKI Вход сигнала разрешения прерывания системной маги­страли
34 \\INIT Вход сигнала установки системной магистрали
35 \\VIRQ Выход сигнала запроса на векторное прерывание систем­ной магистрали
36 \\IAK0 Выход сигнала разрешения прерывания системной маги­страли
37 \\DOUT Вход сигнала управления выводом данных системной магистрали
38 \\DIN Вход сигнала управления ввода данных системной магистрали
39 \\RPLY Вывод сигнала ответа приемника информации системной магистрали
40 \\DCLO Вход сигнала «Авария источника питания»
41 \\SYNC Вход сигнала синхронизации обмена системной магистрали
42 UCC Напряжение источника питания


Таблица 7.6. Адреса регистров и векторов прерывания по четырем группам
Название Адрес
группы 1 группы 2 группы 3 группы 4
Регистр состояния приемника 177 560 176 560 176 570 XXXXX0
Буферный регистр приемника 177 562 176 562 176 572 XXXXX2
Регистр состояния передатчика 177 564 176 564 176 574 XXXXX4
Буферный регистр передатчика 177 566 176 566 176 576 XXXXX6
Адрес вектора прерывания приемника 060 360 370 XX0
Адрес вектора прерывания передатчика 064 364 374 XX4


Таблица 7.7. Установление скорости обмена по последова­тельному каналу в зависимости от комбинации уровней на входах FR0—FR3
Скорость обмена, бод FR3 FR2 FR1 FR0
50 0 0 0 0
75 0 0 0 0
100 0 0 1 0
150 0 0 1 1
200 0 1 0 0
300 0 1 0 1
600 0 1 1 0
1200 0 1 1 1
2400 1 0 0 0
4800 1 0 0 1
9600 1 0 1 0
19 200 1 0 1 1
57 600 1 1 0 0


Литература